SU364027A1 - Постоянное запоминающее устройство трансформаторного типа - Google Patents

Постоянное запоминающее устройство трансформаторного типа

Info

Publication number
SU364027A1
SU364027A1 SU1399995A SU1399995A SU364027A1 SU 364027 A1 SU364027 A1 SU 364027A1 SU 1399995 A SU1399995 A SU 1399995A SU 1399995 A SU1399995 A SU 1399995A SU 364027 A1 SU364027 A1 SU 364027A1
Authority
SU
USSR - Soviet Union
Prior art keywords
windings
input
storage device
modules
permanent storage
Prior art date
Application number
SU1399995A
Other languages
English (en)
Inventor
И. Бахир А.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1399995A priority Critical patent/SU364027A1/ru
Application granted granted Critical
Publication of SU364027A1 publication Critical patent/SU364027A1/ru

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

1
Изобретение относитс  к области вычислительной техники.
Известны посто нные запоминаюп.и1е устройства трансформаторного типа, представл ющие собой группу магнитных сердечников, через которые по определенному закону проложены входные обмотки. Каждый из сердечников имеет выходную обмотку, св занную с усилителем воспроизведени .
При значительных объемах информации не удаетс  поместить все входные обмотки в одну группу сердечников. В этом случае посто нное запоминаюпдее устройство может быть скомпоновано из нескольких модулей (групп) сердечников, через каждый из которых проложена только часть общего числа входных обмоток . Выходные обмотки одноименных сердечников всех модулей соедин ютс  параллельно и подаютс  на усилитель воспроизведени .
Однако при таком объединении выходных обмоток в невыбранных модул х возникают контурные токи из-за наличи  разности потенциалов и емкостных св зей между входными обмотками, которые искажают полезный выходной сигнал и вызывают помеху.
Предлагаемое устройство отличаетс  тем, что оно содержит в каждой паре модулей встречно включенные выходные обмотки по числу обмоток, включенных согласно.
Это позвол ет увеличить отношение сигнал-помеха и повысить надежность работы и быстродействие устройства.
На чертеже показана схема посто нного
запоминающего устройства.
Устройство содержит модули /, сердечники 2, входные обмотки 3, выходные обмотки 4, адресную часть 5 и усилители 6 восироизведеии . С входом усилител  воспроизведени  соедии етс  либо начало, либо конец выходной обмотки 4. Прин то, что слева от сердечника 2 наход тс  начала обмоток, а справа их концы . Следовательно, выходные обмотки сердечНИКОВ , относ щихс  к одному разр ду, объединены параллельно или соединением типа: начало с началом, а конец с концом обмотки, или соединением типа; начало с концом, а конец с началом.
Вследствие этого при подаче импульса тока / вх в верхнюю входную обмотку ЗА модул  / распределение трансформированных па входные обмотки иевыбранных модулей потенциалов оказываетс  таким, как показано на
чертеже.
Токи зар да емкостей равны: дл  Б МОДУЛЯ
- -е; Гг., 0; i,, --т:- - 0
м
30
2е; i, .e;
..
i г, 0; ;|,.;1Я В моду.т 
гг,
/., 0;
ic, -
cs 0; дл  / модул 
2е;
л/
., Ь-Зе; /.. -д7
/ - . Ор. /L. Орif ,-Х7 А/
0.
tc. - -е; /
Разность потенциалов между верхней и нижней входной обмоткой 3 принимает как ноложнтельное, так и отрицательное значение, следовательно, и токи зар да емкостей 7 имеют положительное и отрицательное направление . Поэтому зар д емкостей происходит не только но контуру: верхн   входна  обмотка- емкость - нижн   входна  обмотка - балластные сопротивлени  8 - верхн   входна  обмотка, но II но контурам, образуемым емкост ми с противоположными токами зар да и верхней и нижней входными обмотками.
В общем случае ток зар да емкостей может нротекать н через сонротивленн  адресной частн.
Снгналы на входе усилителей воснроизведени  пмеют вид:
:&-)С
J ВЫХ, - К, /|,хI
д
.3.)
/„v4 t
, - Л (/вх+ - -5 ) ;
УВ,«,/(/„Х+ 8);
.ь,х,«(/в.+ -(у-10 );
t/.b,x, /(/,,x+ -g-13e); f/Bb,,,,A(/Bx+-- -13);
t/вык, л:(/вх+- 14г );
fy вых. /( о i46)
Анализ выражений сигналов на выходных обмотках показывает, что в предлагаемом посто нном заноминающем устройстве по сравнению с существующими: в несколько раз уменьшаетс  величина помехи, значительно
уменьшаетс  нскажение сигнала «1, увеличиваетс  в св зи с этим отнощение сигнал-помеха , повышаетс  надежность и быстродействие благодар  уменьшению токов зар да емкостей .
Объединение выходных обмоток модулей должно быть таким, чтобы у любых двух модулей количество разр дов с объединением выходных обмоток типа: начало с началом, а конец с концом обмотки было равно количеству разр дов с объединением тина: начало с концом, а конец с началом обмотки.
Математической интерпретацией этого  вл етс  матрица, в которой столбцы - разр ды чисел, а строки - модули. Элемент матрицы равен «+1, если выходна  обмотка подключена к усилителю воспроизведени  началом , и «-1, если обмотка подсоединена концом . Сумма поразр дного умножени  любых двух строк такой матрицы должна быть равна нулю.
В таблице представлена матрица на восемь разр дов (четыре ее первые строки использованы нри распределении пол рностей подключени  выходных обмоток на чертеже).
Количество разр дов посто нного запоминающего устройства, как правило, значительно превышает количество модулей. В эtoм случае вс  совок -пность разр дов разбиваетс  на максимальное количество таким образом, чтобы кажда  из групп удовлетвор ла условию равенства нулю суммы пораз р д;ного перемножени  любых двух строк матРИДЫ . При таком разбиении всей совокупности разр дов на гр)ппы разность поте 1циалов между входными обмотками меньше, чем и случае построени  одной матрицы на всю совокупиость разр дов.
Предмет изобретени 
Посто нное запоминающее устройство трансформаторного типа, содержащее модули трансформаторов, прошитых адресными проводами и выходными обмотками, соединенными параллельно и подключенными к входу
усилител  воспроизведени , отличающеес  тем, что, с целью увеличени  отношени  сигнал-помеха и повышени  надежности работы и быстродействи , оно содержит в каждой 5 паре модулей встречно включенные выходные обмотки по числу обмоток, включенных согласно .
SU1399995A 1970-02-02 1970-02-02 Постоянное запоминающее устройство трансформаторного типа SU364027A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1399995A SU364027A1 (ru) 1970-02-02 1970-02-02 Постоянное запоминающее устройство трансформаторного типа

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1399995A SU364027A1 (ru) 1970-02-02 1970-02-02 Постоянное запоминающее устройство трансформаторного типа

Publications (1)

Publication Number Publication Date
SU364027A1 true SU364027A1 (ru) 1972-12-25

Family

ID=20449707

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1399995A SU364027A1 (ru) 1970-02-02 1970-02-02 Постоянное запоминающее устройство трансформаторного типа

Country Status (1)

Country Link
SU (1) SU364027A1 (ru)

Similar Documents

Publication Publication Date Title
KR920008753A (ko) 반도체 기억장치
KR860002826A (ko) 메모리 디바이스
KR880013169A (ko) 반도체 메모리장치
KR920008748A (ko) 더미데이타선을 갖는 반도체메모리
KR920010622A (ko) 반도체집적회로장치
US3187312A (en) Circuit arrangement for binary storage elements
JPS6251096A (ja) 半導体記憶装置
US4290120A (en) Circuit arrangement for reading out and regenerating items of information stored in one-transistor storage elements
SU364027A1 (ru) Постоянное запоминающее устройство трансформаторного типа
KR920010624A (ko) 반도체기억장치
KR850002636A (ko) 전하전송형 전압증폭부를 가진 반도체 메모리
US3806896A (en) Reduced access terminal memory system
JPS60121588A (ja) デイジタル符号検出回路
US3159821A (en) Magnetic core matrix
US4133048A (en) Integrated semiconductor dynamic memory
US3740481A (en) Sense line coupling structures circuits for magnetic memory device
SU377874A1 (ru) Матрица запоминающего устройства
GB950462A (en) Memory systems
SU378948A1 (ru) Запоминающее устройство
SU466687A3 (ru) Магнитное оперативное запоминающее устройство
US5825701A (en) Memory cell arrangement of memory cells arranged in the form of a matrix
SU1034069A1 (ru) Буферное запоминающее устройство
SU377877A1 (ru) Всесоюзная
SU407394A1 (ru) Оперативное запоминающее устройство с одновременным обращением к множеству чеек пам ти
SU410455A1 (ru)