SU407394A1 - Оперативное запоминающее устройство с одновременным обращением к множеству чеек пам ти - Google Patents

Description

Изобретение относитс  к области запоминающих устройств.

Известно оперативное запоминающее устройство (ОЗУ) с одновременным обращением к множеству  чеек пам ти, содержащее накопитель , входы которого подключены к блоку записи-регенерации и адресному блоку, а выход-К блоку усилителей считывани , выходы которого подсоединены к одним входам первой группы схем «И, группы схем «ИЛИ, входы которых .подключены к выходам первой и второй групп схем «И, а выходы - к регистрам чисел, подсоединенным к входам третьей группы схем «И, и блок регистров, входы которого подключены к -блоку управлени .

Недостатком известного ОЗУ  вл етс  невысокое быстродействие, обусловленное разнесением во времени процессов считывани  информации из ОЗУ и процессов записи информации в ОЗУ.

Описываемое ОЗУ отличаетс  от известного тем, что оно содержит блоки формировани  маски, входы которых подключены к выходам блока регистров, а. выходы - к другим входам первой и третьей гру п схем «И.

На чертеже изображена обобщенна  структурна  схема предлол енного ОЗУ.

Устройство содержит накопитель 1, налример , магнитный «куб, выход которого подключей к блоку 2 усилителей считывани , выходы которого подсоединены к одним входам первой группы блоков схем «И 3, блоки схем «ИЛИ 4, выходы которых подключены к регистрам 5 чисел, а входы - к выходам

первой и второй групп блоков 5 и 5 «И со входными щинами 7. Регистры 5 подсоединены к одним входам третьей группы блоков схем «И 8 с выходными шинами 9. Шины 7 и 9 св заны с арифметическим устройством (на

чертеже не показано). Входы накопител  1 подключены к блоку 10 записи-регенерации и адресному блоку И, ааужащему дл  выбора сечени  накоиител , к которому производитс  обращение.

Устройство также содержит блок управлени  12, блоки 13 формировани  маски режима записи и режима считывани  14, блок регистров 15, состо щий из регистров 16 и 17 кодов маски .по коорди натам X и У рсжим-а ааписи

и регистров 18 и 19 кодов маски по коордииатам X и У |режи(ма считывани . Блоки 13 и 14 содержат схемы «И 20 и 21 соответственно. Блок управлени  12 содержит выходную щину 22- обеспечивающую выдачу сигнала устаказаны ), блока 11, регистров чисел 5 и регистров 16 и 17 кодов маски режима записи и регистров 18 и 19 кодов маски режима считывани  в исходное иулевое состозние, выходную шину 23, обеспечивающую выдачу сигнала приема адресов, выходную шипу 24, обеопечиваюшую выдачу сигнала начала формироваии  координатиых токов, выходную шину 25, обеспечиваю:щую выдачу сигнала стробировани , выходную шину 26, обеспечивающую выдачу сигнала начала формировани  токов затрета, (выходную Ш1илу 27, о/беспечишающую выдачу сигнала, разрешающего передачу множества считанных из накопител  1 кодов из регистров 5 в арифметическое устройство, выходную шину 28, обеспечивающую выдачу сигнала, разрешающего Прием .множества подлежащих записи в ОЗУ кодов из арифметического устройства в регистры чисел (ЭЗУ.

Выходна  шина 29 с номером i (г 1, 2 ..., где п - количество  чеек (пам ти в сечении, к которому возможно одновременное обращение) регистра 16 кода маски по координате X режима записи и выходна  шина 30 с номером..., 1,1 ..., п) регистра 17, кода маюки ло ко®рдннате У режиМ:а записи подключены к одному входу каждой из п схем «И 20f из общего числа п схем «И блока 13 формировани  маски режима записи таким образом, что на другой вход /-Й схе-мы «И (/ 1,2 ...,  ) группы из п схем «И 20, соединенных с г-ой выходной шиной 29 регистра 16, подключена /-  выходна  шина 30 регистра 17.

Аиалогичн ю структуру имеет схема соединени  выходных шии 31 и 32 регистра 18 кода маски -по координате X режима считывани  и регистра 19 «ода .маски по /коор ииате У режима считывани  со входными шинами схем «И 21 блока 14 формировани  маски режима считывани .

Выходна  шина 33 с но.мером k (k - 1,2, ..., п) блока 13 формировани  -маски режилга записи подключена к одной шине каждой из г схем «И соответствующего -го блока схем «И 3.

Выходна  шина 34 с номером / (/ 1,2, ..., rt) блока 14 формировани  маски режима считывани  подключена к одной входной шине каждой из г схем «И соответствующего /-ГО блока схем «И 8.

Устройство работает следующим образом.

При лоступленип из центрального устройства управлени  ЦВМ в блок управлени  12 сигнала «обращение к ОЗУ обеспечиваетс  следующа  последовательность работы блоков предложенного устройства.

По сигналу QO, ло вл ющем с  на выходной шине 22 блока управлени  12 ос}-ществл етс  гащенне предшествующей информации в регистрах 16-19 и 5 и регистрах адресов по кссфдината X и У оечени , .к KOTCipOMy производитс  обращение блока //.

адресов по коордиватам X и У блока // производитс  прием адресов Л и А у сечени , в регистры 16 и /7 -лрием кодов маски по координатам Л И У .режима записи, в регистры

IS и 19 - прием кодов маски по координатам X и У режи.ма считыв.а1ИИ .

При по влении на выходной шиие 24 блока правлени  12 сигнала Рф блоко.м 11 вы поли етс  считывание содержимого всех  чеек

выбранного по адресам Л. и Ау сечени  накопител  1. Сигналы считывани  п кодов (п- - количество  чеек в сечении накопител ) силиваютс  с помощью усилителей считывани  блока 2 и поступают иа входы п- блоков

схем «И 3 таким образом, что каждый /-и (/ 1, 2, ..., г; г - разр дность  чеек пам ти накопител ) сигнал считывани  г-ой  чейки сечени  (i 1, 2, ..., п поступает иа вход /-Й схемы «И t-ro блока схем «И 3. На другой вход каждой схемы «И подаетс  j-й разр д кода маски режима записи, снимаемый с -ой выходной шины блока 13 формировани  маски режима считывани . Разр ды маски формируютс  блоком 13 таким образом, что

:на схемы «И 3 ооединевны-е через.блокисхе м «ИЛИ 4 со .вход ьими шинами регистров 5, в которые должны быть -прин ты коды чисел, подлелсащих заетиси в накопитель /, поступают с выходов блока 13 нулевыхз сигналы. На

схемы «И 3 поступают с соответствующих выходных шпн 33 блока 13 единичные сигналы . Ячейки пам ти сечени , к которому производитс  обращение, подраздел ютс , с точки зрени  работы устройства, на две группы:

в первую группу вход т  чейки па-м ти сечеии , в которые должны быть прин ты подлежащие записи в иакопитель коды во вторую группу вход т  чейки двух видов:  чейки пам ти сечени , содержимое которых

при даинОМ обращении к запоминающему устройст1ву должно быггь сч1итано и передапю в арифметическое устройство ЦВМ,  чейки пам ти сечепи , к которым при даином обращени  к ОЗУ не производитс  обращение дл 

считывани  информации с целью последующей передачи в арифметическое устройство и к которы.м ие производ тс  обращение с целью записи пиформацпи.

В результате формировани  маски режима

записи блоком 13 на входы регистров 5 поступают через блоки схем «И 3, блоки схем 4 содер}ки.мое только тех  чеек пам ти выбранного сечеии , которые относ тс  ко второй группе. Одновременно с сигналом Q

по вл етс  сигнал Q,,., на выходной шине 28 блока управлени  12, разрещающий передачу через соответствующие блоки схем «И 6 множества подлежапхих записп в нако.питель кодов чисел (и через соответствующие блоки

схем «ИЛИ 4) в регистры 5 чисел. Таким образом, в соответствую.щих регистрах 5 оказываетс  записанной следующа  информаци : коды чисел, подлежащих записи, коды чисел, считанных из  чеек -пам ти выбраиного ское устройство ЦВМ, содержимое  чеек пам ти выбранного сечени , которые не  вл ютс  ни  чейками считывани , ни  чейками записи . При по влении на выходной шине 26 блока управлени  12 сигн.ала Qs записи (запрета), поступающего в блок 10, осущаспвл етс  обычным путем запись в соответствующие  чейки пам ти выбранного сечени  множества кодов чисел, прин тых из арифметического устройства ЦВМ и подлежащих записи в накопитель , и регенераци  содерж.ид1ого ЦВМ и подлежащих записи в накопитель, и регенера-ци  содержимого тех  чеек щЩук, выбрай-, ного сечени , которые  вл ютС г чзейками считывани  или которые не  вл ютс ни  чейками 1Считы1ва1Н1И , «1И  ч ей;ка1ми затиси «о содержимое которых было считано присчитывании всего выбранного сечени  «акойител . Одновременно с сигналом Qa на выхоДной щине27 блока управлени  12 по вл етс  -ситнал Q , который поступает на один схемы «И 8 и разрешает выдачу мнофегф|5а: считанных из выбранного сечени  кодовВ арифметическое устройство ЦВМ. Поскольку к другому входу /-Й схемы «И (/ 1, -2,..., r)i t-ro блока схемы «И 8 (i 1, 2,.-.., п) фдключена г-  выходна  шина блока /4 формировани  маски режима считывани  по выходным шинам 9 i-ro блока схемы «И 8 выдаетс  содержимое г-го регистра 5 только при палич п ца г-ой выходной щине 34 блока 14 единичного сигнала. Маска режима считывани  формируетс  блоком 14 ло содержащимс  в регистрах 18 и 19 таким образом, что миожество номеров блоков схем «И 8, на которые поступают единичные сигналы с выходов блока 14, совпадает с множествам номеров регистров 5 чисел, содержащих информацию, считанную из накопител  и подлежащую выдаче в арифметическое устройство ЦВМ. П р е д iM е т изобретени  Оперативное запоминающее устройство с одновременным обращением к -множеству  чеек пам ти, содержащее накопитель, входы которого .подключены к блоку записи-регенерации и адресному блоку, а выход--к блоку уеилителей считывани , выходы которого подсоединеныiк одним входам первой группы схем «И, группы схем «ИЛИ, входы которых подключены к выходам первой п второй групп схем а выходы - к регистрам чисел, подсоединенным к одним входам третьей группы схем «Ш, и блок регистров, входы которого под4слючены к блоку управлени , отличающеес ге л ,-что, с целью увеличени  быстродействи  устройства, оно содержит блоки формировани -маски , входы которых подключены к выходам блока регистров, а выходы - к другим входакг -первой и третьей групп схем «И.