SU410455A1

SU410455A1 -

Info

Publication number: SU410455A1
Application number: SU1638207A
Authority: SU
Priority date: 1971-03-22
Filing date: 1971-03-22
Publication date: 1974-01-05

Description

1

Изобретение относитс к области вычислительной техники и может быть применено при проектировании запоминающих устройств большой информационной емкости.

Известны устройства пам ти системы 2,5 Д с двум проводами, в которых один провод использован в качестве адресного, а второй - в качестве адресно-разр дного и выходного.

В существующих устройствах пам ти совмещение адресно-разр дной и выходной обмоток осуществл етс за счет применени мостовых схем с дифференциальным трансформатором .

Однако в таких устройствах пам ти адресно-разр дные формирователи выдают ток, равный полному току перемагничивани сердечников; сердечники в плечах должны быть расположены под углом 90° один относительно другого, а амплитуда помехи, возникающей от адресно-разр дных полутоков вследствие дебаланса мостовой схемы, превышает в несколько раз величину полезного сигнала.

Целью изобретени вл етс уменьшение помехи от адресно-разр дных полутоков записи .

Эта цель достигаетс введением в устройство пам ти системы 2,5 Д двух трехобмоточных импульсных трансформатора. Причем перва эбмотка первого трансформатора включена последовательно с адресно-разр дной шиной

первой секции, втора обмотка первого трансформатора и треть обмотка второго трансформатора соединены согласно и подключены к выходу адресно-разр дного формировател . Треть обмотка первого трансформатора со второй обмоткой второго трансформатора соединены встречно и подключены ко входам усилител считывани . Перва обмотка второго трансформатора соединена последовательно с адресно-разр дной шиной второй секции.

На чертеже приведена схема одного разр да устройства пам ти системы 2,5 Д.

Ферритовые сердечники 1 расположены параллельно и прошиты адресно-разр дными шинами 2, образующими первую 3 и вторую 4 секции.

Выходной трансформатор состоит из двух трехобмоточных трансформаторов. Первый трансформатор 5 имеет первую 6, вторую 7 и третью 8 обмотки, а второй трансформатор 9 - первую 10, вторую 11 и третью 12 обмотки .

Обмотка 6 трансформатора 5 включена последовательно в первую секцию 3 шин 2, обмотка 7 трансформатора 5 и обмотка 12 трансформатора 9 включены согласно и подключены к выходу адресно-разр дного формировател 13.

Обмотка 8 трансформатора 5 и обмотка И трансформатора 9 соединены встречно и подключены ко входам усилител считывани 14. Обмотка 10 трансформатора 9 включена последовательно во вторую секцию 4 шин 2. Устройство работает следующим образом. При возбуждении формировател 13 двухпол рные полутоки «записи-считывани через трансформаторы 5 и 9 поступают на шины 2. При этом в каждом разр де оказываетс выбранным один ферритовый сердечник. Во врем такта «записи индуктированные от адресно-разр дных полутонов э.д.с. в выходных обмотках 8 и И компенсируютс . В результате на входе усилител считывани помехи от этих токов отсутствуют, в режиме считывани полезные сигналы «единицы и «нул индуктируютс в выходной обмотке 8 или 11 в зависимости от месторасположени выбранного сердечника в шинах 2. Таким образом, в предложенном устройстве в выходных трансформаторах совмещаютс две ФУНКЦИИ: передача адресно-разр дного тока и считывание информации. Предмет изобретени Устройство пам ти системы 2,5Д, состо щее из накопител , сердечники которого прошиты адресно-разр дными шинами, разделенными на две секции и подключенными к формировател м адресно-разр дных полутоков «записи - «считывани и усилител м считывани , отличающеес тем, что, с целью уменьшени помех от адресно-разр дных полутоков записи, оно содержит два трехобмоточных импульсных трансформатора; причем перва обмотка первого трансформатора включена последовательно с адресно-разр дной шиной первой секции; втора обмотка первого трансформатора и треть обмотка второго трансформатора соединены согласно и подключены к выходу адресно-разр дного формировател ; треть обмотка первого трансформатора со второй обмоткой, второго трансформатора соединены встречно и подключены ко входам усилител считывани ; перва обмотка второго трансформатора соединена последовательно с адресно-разр дной шиной второй секции.

f

-

с