SU410455A1 - - Google Patents
Info
- Publication number
- SU410455A1 SU410455A1 SU1638207A SU1638207A SU410455A1 SU 410455 A1 SU410455 A1 SU 410455A1 SU 1638207 A SU1638207 A SU 1638207A SU 1638207 A SU1638207 A SU 1638207A SU 410455 A1 SU410455 A1 SU 410455A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transformer
- winding
- address
- discharge
- output
- Prior art date
Links
Landscapes
- Static Random-Access Memory (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может быть применено при проектировании запоминающих устройств большой информационной емкости.
Известны устройства пам ти системы 2,5 Д с двум проводами, в которых один провод использован в качестве адресного, а второй - в качестве адресно-разр дного и выходного.
В существующих устройствах пам ти совмещение адресно-разр дной и выходной обмоток осуществл етс за счет применени мостовых схем с дифференциальным трансформатором .
Однако в таких устройствах пам ти адресно-разр дные формирователи выдают ток, равный полному току перемагничивани сердечников; сердечники в плечах должны быть расположены под углом 90° один относительно другого, а амплитуда помехи, возникающей от адресно-разр дных полутоков вследствие дебаланса мостовой схемы, превышает в несколько раз величину полезного сигнала.
Целью изобретени вл етс уменьшение помехи от адресно-разр дных полутоков записи .
Эта цель достигаетс введением в устройство пам ти системы 2,5 Д двух трехобмоточных импульсных трансформатора. Причем перва эбмотка первого трансформатора включена последовательно с адресно-разр дной шиной
первой секции, втора обмотка первого трансформатора и треть обмотка второго трансформатора соединены согласно и подключены к выходу адресно-разр дного формировател . Треть обмотка первого трансформатора со второй обмоткой второго трансформатора соединены встречно и подключены ко входам усилител считывани . Перва обмотка второго трансформатора соединена последовательно с адресно-разр дной шиной второй секции.
На чертеже приведена схема одного разр да устройства пам ти системы 2,5 Д.
Ферритовые сердечники 1 расположены параллельно и прошиты адресно-разр дными шинами 2, образующими первую 3 и вторую 4 секции.
Выходной трансформатор состоит из двух трехобмоточных трансформаторов. Первый трансформатор 5 имеет первую 6, вторую 7 и третью 8 обмотки, а второй трансформатор 9 - первую 10, вторую 11 и третью 12 обмотки .
Обмотка 6 трансформатора 5 включена последовательно в первую секцию 3 шин 2, обмотка 7 трансформатора 5 и обмотка 12 трансформатора 9 включены согласно и подключены к выходу адресно-разр дного формировател 13.
Обмотка 8 трансформатора 5 и обмотка И трансформатора 9 соединены встречно и подключены ко входам усилител считывани 14. Обмотка 10 трансформатора 9 включена последовательно во вторую секцию 4 шин 2. Устройство работает следующим образом. При возбуждении формировател 13 двухпол рные полутоки «записи-считывани через трансформаторы 5 и 9 поступают на шины 2. При этом в каждом разр де оказываетс выбранным один ферритовый сердечник. Во врем такта «записи индуктированные от адресно-разр дных полутонов э.д.с. в выходных обмотках 8 и И компенсируютс . В результате на входе усилител считывани помехи от этих токов отсутствуют, в режиме считывани полезные сигналы «единицы и «нул индуктируютс в выходной обмотке 8 или 11 в зависимости от месторасположени выбранного сердечника в шинах 2. Таким образом, в предложенном устройстве в выходных трансформаторах совмещаютс две ФУНКЦИИ: передача адресно-разр дного тока и считывание информации. Предмет изобретени Устройство пам ти системы 2,5Д, состо щее из накопител , сердечники которого прошиты адресно-разр дными шинами, разделенными на две секции и подключенными к формировател м адресно-разр дных полутоков «записи - «считывани и усилител м считывани , отличающеес тем, что, с целью уменьшени помех от адресно-разр дных полутоков записи, оно содержит два трехобмоточных импульсных трансформатора; причем перва обмотка первого трансформатора включена последовательно с адресно-разр дной шиной первой секции; втора обмотка первого трансформатора и треть обмотка второго трансформатора соединены согласно и подключены к выходу адресно-разр дного формировател ; треть обмотка первого трансформатора со второй обмоткой, второго трансформатора соединены встречно и подключены ко входам усилител считывани ; перва обмотка второго трансформатора соединена последовательно с адресно-разр дной шиной второй секции.
f
-
с
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1638207A SU410455A1 (ru) | 1971-03-22 | 1971-03-22 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1638207A SU410455A1 (ru) | 1971-03-22 | 1971-03-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU410455A1 true SU410455A1 (ru) | 1974-01-05 |
Family
ID=20470031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1638207A SU410455A1 (ru) | 1971-03-22 | 1971-03-22 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU410455A1 (ru) |
-
1971
- 1971-03-22 SU SU1638207A patent/SU410455A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU410455A1 (ru) | ||
US3293626A (en) | Coincident current readout digital storage matrix | |
SU378948A1 (ru) | Запоминающее устройство | |
GB783918A (en) | Magnetic memory system | |
SU402063A1 (ru) | Запоминающее устройство с двумя запоминающими элементами на разряд | |
SU622168A2 (ru) | Устройство дл выборки информации из блоков пам ти на магнитных сердечников | |
SU481938A1 (ru) | Запоминающее устройство | |
SU377874A1 (ru) | Матрица запоминающего устройства | |
SU393771A1 (ru) | Долговременное запоминающее устройство трансформаторного типа с записью чисел в системе счисления с основанием р, большим двух | |
US3740481A (en) | Sense line coupling structures circuits for magnetic memory device | |
SU382148A1 (ru) | Блок для контроля выбора адреса в запоминающем | |
SU377877A1 (ru) | Всесоюзная | |
SU469990A1 (ru) | Накопитель | |
SU378946A1 (ru) | ВО^^СОгГ^ЗИАЯMlL'iHRbh. ;;:;.:';i г>&,bt'ib'Jii'i'-,^' • ?.1лА | |
SU407390A1 (ru) | ||
US3518640A (en) | Magnetic memory with noisecancellation sense wiring | |
US3456246A (en) | Plated wire memory | |
SU375677A1 (ru) | Числовая линейка запоминающего устройства | |
SU445078A1 (ru) | Аналоговое запоминающее устройство | |
SU803008A1 (ru) | Накопитель | |
SU126660A1 (ru) | Оперативное запоминающее устройство | |
SU377876A1 (ru) | Ферритовое запоминающее устройство с линейной | |
SU532124A1 (ru) | Устройство дл магнитной записи цифровой информации | |
SU498647A1 (ru) | Накопитель магнитного оперативного запоминающего устройства | |
SU378952A1 (ru) | Запоминающее устройство |