SU363183A1 - УСТРОЙСТВО дл ПРИЕМА ШИРОКОБАЗОВЫХ СИГНАЛОВ - Google Patents

Description

1

Изобретение относитс  к технике радиосв зи и может быть использовано дл  приема широкобазового сигнала с высокой частотой следовани  отдельных элементов сигнала.

Известны устройства дл  приема широкобазовых сигналов, содержащие дискретные согласованные фильтры, в которых используютс  регистры сдвига и весовые сумматоры, осуществл ющие субоптимальный npneiM сигналов с большой базой.

Однако в известных устройствах скорость работы регистров сдвига равна частоте следовани  элементов широкобазового сигнала и ограничиваетс  быстродействием  чеек пам ти.

Цель изобретени  - обеспечение приема сигналов с увеличенной частотой следовани  дискретов без повышени  быстродействи   чеек пам ти регистров сдвига.

Цель достигаетс  использованием нескольких одинаковых субблоков дискретной задержки , на которые с узла оптимальной обработки через распределитель-коммутатор поочередно подаютс  элементы входного сигнала, а общей фазовой синхронизацией всего устройства по выходным сигналам дискретного согласованного фильтра с помощью кольца импульсно-фазовой автоматической подстройки частоты (ИФАПЧ).

Блок-схема устройства представлена на чертеже .

Вход узла 1 оптимальной обработки дискретов сигнала  вл етс  входом всего устройства обработки шумоподобного сигнала.

Выход тактового генератора 2 св зан с входом распределител  3, а выходы распределител  - с входами ко.ммутатора 4.

Входы субблоков 5, 6, 7 дискретной задержки ,  вл ющихс  составной частью блока 8 дискретной задержки, соединены с выходами коммутатора 4нс одним из входов распределител  3.

Весовые сумматоры 9, 10, 11 св заны с выхода .га блока дискретной задерл ки. Навходы схемы 12 вычитани ,  вл ющейс  составной частью блока 13 импульсно-фазовой аютоподстройки частоты, поступают Сигналы с выходов весовых сумматоров 10, 11. Выход с.хемы 12 св зан с входом импульсно-фазового детектора 14, на другой вход которого поступает сигнал с выхода делител  частоты 15. Вход делител  15 св зан с одним из выходов распределител  3. На другой вход делител  подаетс  импульс с выхода узла 16 установки начальной фазы, вход которого св зан с выходом весового сумматора 9. Выход импульсно-фазового детектора 14 св зан с входом тактового генератора 2 через сглаживающий фильтр 17.

Выходом всего устройства  вл етс  выход весового сумматора 9. Работает устройство следующим образом.

Шумоподобный сигнал поступает на вход узла 1 оптимальной обработки дискретов сигнала , осуществл ющего поэлементный прием дискретов ВХОДНОГО сигнала и преобразование выборок сигнала в двоичный код. С выхода узла оптимальной обработки сигнал, представл ющий собой последовательность «нулей и «единиц длительностью Тэ, поступает на вход коммутатора 4. Коммутатор, управл емый выходными импульсами распределител  3, имеющего п выходов и работающего от тактового генератора 2, осуществл ет перенос дискретов входного сигнала на субблоки дискретной задержки таким образом, что на субблок 5 поступают первый (п-{-;1)-й, (2«.4-1)-й, ()-й и т. д. элементы сигнала, на субблок 6 - второй , (+2)-й и т. д. элементы и т. п. Продвигающие импульсы на субблоки дискретной задержки ноступают с п-го выхода распределител  5 и в каждом такте с периодо;м п тэ осуществл ют продвижение элементов сигнала па одну  чейку пам ти. К выходам субблоков дискретной задержки подключены весовые сумматоры 9-11 и при правильном фазировании на выходе основного сумматора 9 в момент окончани  входного сигнала по  вл етс 

импульс (главный отклик) длительностью ПГа,

период следовани  которого равен периоду следовани  входного сигнала.

Поскольку при поступлении шумоподобного сигнала на вход дискретного согласованного фильтра частота импульсов тактового генератора не синхронна частоте следовани  элементов входного сигнала, то прин тие решени  о наличии «нул  или «единицы осуществл етс  неоптимальным способом, так как моменты прин ти  реп1ени  не совпадают с моментами максимального напр жени  каждого элемента сигнала. Поэтому отклик на выходе основного весового сумматора 9 (фиг. 2а) пропадает и срабатывают дополнительные сумматоры 10 или 11. Это позвол ет использовать отклики дополнительных сумматоров дл  подстройки фазы управл емого генератора 2. При стробировании выходного напр жени  схемы вычитани  12 импульсами с выхода делител  15, осуществл ющего деление частоты управл емого генератора 2 до частоты следовани  входного сигнала, на выходе фазового дискриминатора 14 получаетс  напр жение рассогласовани , которое через сглаживающий фильтр воздействует на тактовый управл емый генератор , уменьша  его расстройку относительно частоты входного сигнала до нул  и обеспечива  таким образом правильное фазирование.

Выходной сигнал основного сумматора используетс  в узле 16 дл  формировани  сигнала установки начальной фазы делител  частоты 15, что позвол ет во .много раз уменьшить врем  вхождени  в синхронизм всей системы автоподстройкн устройства.

Предмет изобретени 

Claims (2)

1.Устройство дл  приема широкобазовых сигналов, содержащее узел оптимальной обработки дискретов сигналов, блок дискретной задержки, весовой сумматор, генератор тактовой частоты и блок импульсно-фазовой автоподстройки частоты этого генератора, отличающеес  тем, что, с целью обеспечени  приема

сигналов с увеличенной частотой следовани  дискретов без повышени  быстродействи  элементов пам ти блока дискретной задержки, последний состоит из нескольких одинаковых субблоков дискретной задержки, число п которых превышает отношение частоты следовани  дискретов входного сигнала к быстродействию элементов пам ти, общее число которых в блоке дискретной задержки равно числу дискретов входного сигнала, а входы субблоков соединены с узлом оптимальной обработки дискретов сигнала, вход которого  вл етс  входом устройства, через коммутатор, управл ющие входы которого подключены к распределителю , св занному своим входом с управл емым генератором тактовой частоты, а одним из выходов - с входами управлени  субблоков дискретной задержки и с управл ющим входом блока импульсно-фазовой автонодстройки частоты тактового генератора, причем

сигнальные входы этого блока подключены к выходам двух дополнительных весовых сумматоров , св занных с выходами субблоков дискретной задержки и согласованных соответственно с входными сигналами, сдвинутыми в

сторону запаздывани  и опережени  на один дискрет относительно сигнала, с которым согласован основной весовой сумматор, также подключенный к выходам субблоков дискретной задержки, выход которого  вл етс  выходом всего устройства и соединен с входом установки фазы блока импульсно-фазовой автоподстройки частоты.

2.Устройство по п. 1, отличающеес  тем, что блок импульсно-фазовой автоподстройки

частоты содержит последовательно соединенные схему вычитани , импульсно-фазовый детектор , второй вход которого подключен к делителю частоты с коэффициентом делени , в п раз меньшим числа дискретов сигнала, управл емому от узла установки начальной фазы , и сглаживающий фильтр.