SU344437A1 - УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ ЧИСЕЛ ИЗ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ - Google Patents
УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ ЧИСЕЛ ИЗ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙInfo
- Publication number
- SU344437A1 SU344437A1 SU1455837A SU1455837A SU344437A1 SU 344437 A1 SU344437 A1 SU 344437A1 SU 1455837 A SU1455837 A SU 1455837A SU 1455837 A SU1455837 A SU 1455837A SU 344437 A1 SU344437 A1 SU 344437A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- binary
- decimal
- numbers
- tetrad
- correction
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 title description 5
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Description
Изобретение может быть использовано в устройствах телемеханики, централизованного контрол , сбора и обработки информации.
Известны устройства, преобразующие двоичный код в двоично-дес тичный методом сдвига и коррекции.
Подача на вход такого устройства преобразовани новой информации может быть осуществлена только после его освобождени от предыдущей информации.
Кроме того, устройство преобразовани не может быть использовано дл оперативной пам ти преобразованного числа с последовательным его считыванием по дес тичным разр дам двоично-дес тичного кода, что удобно при вводе данных в цифропечатающую мащину последовательного действи .
Цель изобретени - умепьщение объема аппаратуры при преобразовании чисел, следующих непосредственно друг за другом, и запоминание ранее преобразованных чисел.
Это достигаетс тем, что в устройство введены дл каждого дес тичного разр да двоично-дес тичного кода формировател импульсов коррекции тетрады данного разр да, выходы которых подключены к входам схем коррекции тетрады. Другие входы схем коррекции соединены с выходами тетрады соответствующего разр да сдвигающего регистра, а выходы схем коррекции каждой тетрады -
с входами этой тетрады, другие входы тетрад св заны с выходами формировател импульсов сдвигов.
На чертеже показана блок-схема устройства дл преобразовани чисел из двоичного кода в двоично-дес тичный.
Устройство предназначено дл преобразовани чисел из двоичного семиразр дного кода в двоично-дес тичный код. Сдвигающий регистр состоит из трех тетрад: тетрады 1 единиц, тетрады 2 дес тков и тетрады 3 сотен.
На вход 4 подаютс тактирующие сигналы, которые служат дл формировани импульсов коррекции и импульсов сдвигов. Преобразуемое число в двоичном коде поступает на вход 5 сдвигающего регистра, а затем с помощью тактов сдвигов, формируемых схемой 6, продвигаетс в тетрадах регистра.
Кажда из тетрад состоит из четырех чеек пам ти, соединенных по схеме регистра сдвига влево.
Вес двоичной единицы при продвижении ее
в регистре справа налево увеличиваетс при
каждом сдвиге внутри тетрады вдвое. При Операцию добавлени числа 3 выполн ют схемы 7 и S коррекции тетрады единиц и дес тков соответственно. Эти схемы содержат дешифраторы состо ни декад и распределители импульсов коррекции по входам чеек5 пам ти. Импульсы коррекции формируютс раздельно , дл тетрады единиц - схемой 9 и дл тетрады дес тков - схемой 10. Из тактирующих импульсов они формируютс только в те10 моменты, когда может потребоватьс коррекци данной тетрады. Так, при преобразовании чисел из семиразр дного двоичного кода, импульсы коррекции дл тетрады единиц формируютс перед 4, 5, 6, 7-м импульсами сдви-is гов, а дл тетрады дес тков - перед 7-м импульсом сдвига. Формирование импульсов коррекции в заданные моменты обеспечивает в остальное врем продвижение числа в регистре без кор-20 рекции. Это, в свою очередь, позвол ет непользовать сдвиговый регистр в качестве оперативной пам ти преобразованного числа с последовательным его считыванием по дес тичным разр дам двоично-дес тичного кода25 с выходных шин // тетрады сотен. Полный цикл преобразовани и последовательного считывани одного числа составл ет 15 сдвиговых импульсов. Одновременно со считыванием преобразо-зо ванного числа ведетс преобразование нового числа. Разрыв между числами составл ет один двоичный разр д. Дл создани разрыва в один двоичный разр д, после прохождени семи сдвиговых импульсов, в течение которых преобразуетс первое число, схемой б формируетс три холостых сдвиговых импульса , после чего начинаютс запись и преобразование второго числа. Необходимость подачи холостых сдвиговых импульсов вызвана тем, что семиразр дное двоичное число при преобразовании его в двоично-дес тичное, удлин етс на два разр да . Предмет изобретени Устройство дл преобразовани чисел из двоичного кода в двоично-дес тичный, содержащее сдвигающий регистр, формирователь импульсов сдвига и схемы коррекции, отличающеес тем, что, с целью уменьшени объема аппаратуры при преобразовании чисел , следующих непосредственно друг за другом , и запоминани ранее преобразованных чисел, в него введены дл каждого дес тичного разр да двоично-дес тичного кода формирователи импульсов коррекции тетрады данного разр да, выходы которых подключены к входам схем коррекции тетрады, другие входы схем коррекции соединены с выходами тетрады соответствующего разр да сдвигающего регистра, а выходы схем коррекции каждой тетрады соединены с входами этой тетрады, другие входы тетрад соединены с выходами формировател импульсов сдвигов.
Publications (1)
Publication Number | Publication Date |
---|---|
SU344437A1 true SU344437A1 (ru) |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU344437A1 (ru) | УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ ЧИСЕЛ ИЗ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ | |
US4570056A (en) | Automatically adaptable radix conversion system for use with variable length input numbers | |
SU741260A1 (ru) | Преобразователь правильной двоично-дес тичной дроби в двоичную дробь и целых двоичных чисел в двоично-дес тичные | |
SU888115A1 (ru) | Датчик случайных чисел | |
SU388278A1 (ru) | Интегратор для параллельной цифровой интегрирующей машины с электронной коммутацией | |
SU473179A1 (ru) | Универсальный преобразователь двоично-дес тичных чисел в двоичные | |
SU734669A1 (ru) | Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные | |
SU1035601A2 (ru) | Устройство дл умножени | |
SU170212A1 (ru) | ||
SU1234831A1 (ru) | Устройство дл извлечени квадратного корн | |
SU549801A1 (ru) | Устройство дл преобразовани двоично-дес тичного кода в двоичный | |
SU367421A1 (ru) | ЦИФРОВОЕ УСТРОЙСТВО дл УСКОРЕННОГО ДЕЛЕНИЯ | |
SU742922A1 (ru) | Преобразование дес тичного кода в двоичный код | |
SU1292188A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный код | |
SU717754A1 (ru) | Преобразователь двоично-дес тичных чисел в двоичные | |
SU1018114A1 (ru) | Параллельный сумматор | |
SU744564A1 (ru) | Устройство дл делени | |
SU331382A1 (ru) | УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ ПРАВИЛЬНОЙ ДВОИЧНО-ДЕСЯТИЧНОЙ ДРОБИ В ДВОИЧНУЮ ДРОБЬ | |
SU699519A1 (ru) | Устройство дл преобразовани двоичных чисел в двоично-дес тичные | |
SU1617437A1 (ru) | Устройство дл делени двоичных чисел | |
SU771660A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
US2954927A (en) | Electronic calculating apparatus | |
SU404077A1 (ru) | Преобразователь правильной двоично-десятичной дроби в двоичную дробь | |
SU550633A1 (ru) | Устройство дл преобразовани двоичнодес тичных чисел в двоичные | |
SU520588A1 (ru) | Последовательное множительное устройство |