SU327473A1 - - Google Patents
Info
- Publication number
- SU327473A1 SU327473A1 SU1491432A SU1491432A SU327473A1 SU 327473 A1 SU327473 A1 SU 327473A1 SU 1491432 A SU1491432 A SU 1491432A SU 1491432 A SU1491432 A SU 1491432A SU 327473 A1 SU327473 A1 SU 327473A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- constants
- output
- inputs
- phase
- elements
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относитс к области автоматики и вычислительной техники. Известен преобразователь двоично-дес тичного кода в дес тичный фазоимпульсный код, содержащий триггерную опорную декаду с дешифратором (генератор фазоимпульсных констант), логические схемы равнозначности и совпадени , а также генератор опорного двоично-дес тичного кода. Предложенное устройство отличаетс тем, что кажда входна шина, соответствующа пр мым и инверсным значени м двоичных переменных, соединена со входом соответствующего элемента И, с другим входом которого соединен выход элемента ИЛИ, со входами которого соединены соответствующие выходы генератора фазоимпульсных констант. Выходы элементов И соответствующих одноименным двоичным переменным, соединены со входами выходных элементов ИЛИ, выходы которых соединены со входами выходного элемента И.Это позвол ет упростить схему устройства . Схема устройства изображена на чертеже . Устройство содержит элементы И 1-8, выходные элементы ИЛИ 9-12, выходной элемент И 13, элементы ИЛИ , на входы которых подаютс соответствующие данному разр ду сигналы С К + Кп генератора фазоимнульсных констант, входы 22-25 дл подачи пр мых значений переменных Х - Х дво1гчно-дес тичной тетрады и входы 26-29 дл подачи инве сных значений тех же переменных. ( X - X . ). На элемент ИЛИ 14 подаютс фазоимпульсные константы К , К-, Kg, К . д, на элемент ИЛИ 15 - константы 3 . 7 , на элемент ИЛИ 16 - - константы 1 К ца элемент ИЛИ 17 - константы К„ , К-- элемент ИЛИ 8 9 18 - константы К. К на элемент 19 - константы Ко 1 к 4 Сигнал X соответствует значению младшего разр да двоично-дес тичной тет ,рады. Устройство работает следующим образом Допустим, преобразуетс код со зна ©ни ми разр дов X 1, , X 1 и . В этом случае открыты элементы и 1, 3, 6 и 8. На выходах каждого элемента по вл ютс импульсы, совпадающие с фазоимпульсными константами, подаваемыми на.входы элементов ИЛИ 14, 16, 19 и 21. Тогда на выходе элемента ИЛИ 9 по вл ютс импульсы, соответствующие константам К -К выходе элемента ИЛИ 10- импульсы, соответствующие константам , на выходе элемента ИЛИ 11 - импульсы, соответствующие KQ , К , К, К 5 , Kg и кg , на выходе элемента ИЛИ 12 - импульсы, соответствующие константам К,К.з,Кд,К7иК9Следовательно , только импульсы, cooTBeTCiw вующие константе К s i по вл ютс однрвре- 1менно на всех входах элемента И 13 . Поэтому на выходе этого элемента по вл етс импульс, совпадаюший с константой Kg. который вл етс фазоимпулъсным эк .вивалентом двоично дес тичного кода 01О1. . Предмет изобретени Преобразователь двоично-дес тичного кода в деойтичный фазоимпульсный код, содер .жащий генератор фазоимпульсных констант, i элементы И и ИЛИ, отличающийс тем, что, с целью упрощени схемы, кажда входна шина, соответствующа пр i мым и инверсным значени м двоичных переменных , соединена со входом соответствукь. I щего элемента И, с другим входом которого соединен выход элемента ИЛИ, со входами которого соединены соответствующие выходы генератора фазоимпульсных констант; выходы элементов И, соответствующих одноименным двоичным переменным, соединены ро входами ..въ1хсшных элементов .ИШЬ, выходы которых соединены со входами вы- ходного элемента И. , Хг i (7 Л 1Лг
V
через разделительный диод Выход
25
27
28
25
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1491432A SU327473A1 (ru) | 1970-11-10 | 1970-11-10 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1491432A SU327473A1 (ru) | 1970-11-10 | 1970-11-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU327473A1 true SU327473A1 (ru) | 1971-11-30 |
Family
ID=48229721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1491432A SU327473A1 (ru) | 1970-11-10 | 1970-11-10 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU327473A1 (ru) |
-
1970
- 1970-11-10 SU SU1491432A patent/SU327473A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU327473A1 (ru) | ||
GB1388143A (en) | Keyboard encoder | |
GB1322068A (en) | System for encoding input signals | |
SU364089A1 (ru) | РСНСОЮЗНДЯ ч ; ~~ :;-;:•-; '-• ч/гг^-'^^тм/^с. .; : L:;;-у'^;--^л;^:'^ "C^.h^^hi | |
SU473181A1 (ru) | Устройство дл сравнени двоичных чисел | |
GB1151725A (en) | Register controlling sytem. | |
SU427340A1 (ru) | Устройство для выделения младшего значащего разряда слова | |
GB925392A (en) | Parallel coded digit adder | |
GB965749A (en) | Improvements relating to devices for dividing numbers | |
SU541164A1 (ru) | Устройство дл спавнени чисел | |
SU432487A1 (ru) | Преобразователь двоично-десятичного кода в унитарный код | |
SU413477A1 (ru) | ||
GB948314A (en) | Improvements in or relating to adding mechanism | |
SU455493A1 (ru) | Реверсивный двоично-дес тичный счетчик | |
SU400015A1 (ru) | Формирователь одиночных импульсов | |
SU410387A1 (ru) | ||
SU395831A1 (ru) | Преобразователь правильной двоичной дроби в двоично-десятичную | |
SU508926A1 (ru) | Дешифратор | |
SU424142A1 (ru) | Устройство сравнения двух чисел в цифровом коде | |
SU441648A1 (ru) | Генератор напр жени ступенчатой формы | |
SU375644A1 (ru) | гасеСОЮЗНАЯ iT?BTHO-'u:K;iii-i^:iiM | |
SU427331A1 (ru) | Цифровой интегратор с контролем | |
SU404083A1 (ru) | Дифференцирующее устройство | |
SU493902A1 (ru) | Устройство дл генерации серий импульсов | |
SU528564A1 (ru) | Адаптивное вычислительное устройство |