SU413477A1 - - Google Patents
Info
- Publication number
- SU413477A1 SU413477A1 SU1813805A SU1813805A SU413477A1 SU 413477 A1 SU413477 A1 SU 413477A1 SU 1813805 A SU1813805 A SU 1813805A SU 1813805 A SU1813805 A SU 1813805A SU 413477 A1 SU413477 A1 SU 413477A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- binary code
- binary
- output
- trigger
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1
Изобретение относитс к области вычислительной техники и предназначено дл преобразовани двоичного кода в двойной двоичный код, выражаемый через сигналы (О, + , -) с учетом четности или нечетности числа следующих подр д единиц или нулей, в исходном двоичном коде.
Известно устройство дл преобразовани двоичного кода в двойной двоичный код, содержащее схему совпадени , входы которой соединены с выходом генератора тактовых импульсов и через инвертор с входной щиной устройства, а выход - с входом счетного триггера . Выход триггера непосредственно и через схему задержки св зан с входами арифметического сумматора.
Предложенное устройство отличаетс тем, что в нем входы операционного усилител подключены к выходам инвертора и второй схемы совпадени , входы которой соединены с выходом счетного триггера и с входной щиной устройства.
Это позвол ет упростить устройство.
Схема предложенного устройства показана на чертеже.
Устройство содержит входную шину 1, по которой подаетс двоичный код, инвертор 2, схемы 3 и 4 совпадени , операционный усилитель 5, генератор 6 тактовых импульсов и. счетный триггер 7.
Устройство работает следующим образом. Подлежащий преобразованию двоичный код ноступает в устройство по щине 1. При наличии единиц в двоичном коде схема 4 совпадени не пропускает тактовых импульсов с генератора б па счетный вход триггера 7. На первом входе операционного усилител 5 сигналы равны нулю, а на втором его входе - либо нулю, либо единице в зависимости от
состо ни триггера.
При наличии нулей в двоичном коде схема 4 совпадени пропускает тактовые импульсы с генератора на счетный вход триггера, который считает (суммиру по модулю два) количество нулей в двоичном коде. На первом входе операционного усилител сигнал равен единице, а на втором входе - нулю, так как нулевой сигнал с щины 1 запирает схему 3 совпадени . Коэффициент усилени операционного усилител по первому входу в два раза меньше, чем по второму входу. Тогда с выхода 8 снимаетс двойной двоичный код (т. е. информаци в виде совокупности сигналов О, -, +).
25
Предмет изобретени
Устройство дл преобразовани двоичного 30 кода в двойной двоичный код, содержащее
первую схему совпадени , входы которой соединены с выходом генератора тактовых импульсов и через инвертор с входной шиной устройства, выход первой схемы совпадени соединеп с входом счетного триггера, вторую схему совпадени , операционный усилитель.
отличающеес тем, что, с целью упрощени устройства, входы операционного усилител соединены с выходами инвертора и второй схемы совпадени , входы которой соедииены с выходом счетиого триггера и с входной шиной устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1813805A SU413477A1 (ru) | 1972-07-14 | 1972-07-14 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1813805A SU413477A1 (ru) | 1972-07-14 | 1972-07-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU413477A1 true SU413477A1 (ru) | 1974-01-30 |
Family
ID=20522859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1813805A SU413477A1 (ru) | 1972-07-14 | 1972-07-14 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU413477A1 (ru) |
-
1972
- 1972-07-14 SU SU1813805A patent/SU413477A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1167272A (en) | Improvement to Key Generators for Cryptographic Devices | |
GB1172617A (en) | The Generation of Binomially-Distributed Pseudo-Random Electrical Signals | |
SU413477A1 (ru) | ||
GB1123641A (en) | Method and devices for wave frequency discrimination and digital measurement, using sampling and logic circuits | |
SU361518A1 (ru) | ЙСПСОЮЗКА?^ I b'l'i^HFBv'VFxKS-lEKAJ | |
SU427340A1 (ru) | Устройство для выделения младшего значащего разряда слова | |
SU739712A2 (ru) | Имитатор радиосигнала | |
SU398948A1 (ru) | УСТРОЙСТВО дл ДЕЛЕНИЯ ЧИСЕЛ БЕЗ ВОССТАНОВЛЕНИЯ ОСТАТКА | |
SU432487A1 (ru) | Преобразователь двоично-десятичного кода в унитарный код | |
SU746505A2 (ru) | Устройство дл возведени двоичных чисел в третью степень | |
SU860306A1 (ru) | Преобразователь временных интервалов в цифровой код | |
SU362295A1 (ru) | Арифметическое устройство параллельного | |
SU1105893A1 (ru) | Цифровое множительно-делительное устройство | |
SU928345A2 (ru) | Дискретный умножитель частоты следовани импульсов | |
SU451190A1 (ru) | Преобразователь напр жени в код | |
SU418857A1 (ru) | ||
SU373874A1 (ru) | Всесоюзная | |
SU441556A1 (ru) | Генератор псевдослучайных сиг налов | |
SU473181A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU498644A1 (ru) | Устройство дл цифровой записи | |
SU531155A1 (ru) | Устройство дл определени разности двух чисел | |
SU409196A1 (ru) | ||
SU461442A1 (ru) | Устройство дл магнитофонной записи номеров фонограмм | |
SU402048A1 (ru) | Преобразователь угол — код | |
SU902248A1 (ru) | Устройство дл преобразовани интервала времени в цифровой код |