SU1811330A1 - Способ изготовления полупроводниковых приборов - Google Patents
Способ изготовления полупроводниковых приборовInfo
- Publication number
- SU1811330A1 SU1811330A1 SU4914971/25A SU4914971A SU1811330A1 SU 1811330 A1 SU1811330 A1 SU 1811330A1 SU 4914971/25 A SU4914971/25 A SU 4914971/25A SU 4914971 A SU4914971 A SU 4914971A SU 1811330 A1 SU1811330 A1 SU 1811330A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- siolayer
- ohmic
- implantation
- ions
- insulation
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Использование: микроэлектроника, технология изготовления полевых транзисторов с субмикронным затвором на GaAs. Сущность изобретения: перед формированием изоляции активных областей формируют омические контакты, осаждая слой Au - Ge толщиной 400 - 700 А. Изоляцию активных областей формируют путем создания фоторезистивной маски с рисунком областей, граничащих с каналом транзистора, и проведения имплантации ионов. При проведении электронно-лучевой литографии в качестве экрана используют проводящий активный слой пластины. Слой B, нанесенный перед литографией, удаляют направленным плазмохимическим травлением до толщины SiO0,1 мкм, а после формирования защитного слоя SiOпроводят имплантацию ионов B, используя в качестве маски защитный слой SiO, омическую и затворную металлизацию. Способ позволяет упростить технологию за счет сохранения планарности поверхности пластины в процессе изготовления приборов и уменьшения толщины омических контактов. 3 ил.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU4914971/25A SU1811330A1 (ru) | 1991-02-27 | 1991-02-27 | Способ изготовления полупроводниковых приборов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU4914971/25A SU1811330A1 (ru) | 1991-02-27 | 1991-02-27 | Способ изготовления полупроводниковых приборов |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1811330A1 true SU1811330A1 (ru) | 1994-04-15 |
Family
ID=60538303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU4914971/25A SU1811330A1 (ru) | 1991-02-27 | 1991-02-27 | Способ изготовления полупроводниковых приборов |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1811330A1 (ru) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2745339C1 (ru) * | 2020-09-02 | 2021-03-24 | Общество с ограниченной ответственностью "Маппер" | Устройство защиты структуры неохлаждаемого термочувствительного элемента и способ защиты структуры |
| RU2746845C1 (ru) * | 2020-08-27 | 2021-04-21 | Федеральное государственное автономное образовательное учреждение высшего образования «Национальный исследовательский Томский государственный университет» | Способ изготовления t-образного гальванического затвора в высокочастотном полевом транзисторе |
-
1991
- 1991-02-27 SU SU4914971/25A patent/SU1811330A1/ru active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2746845C1 (ru) * | 2020-08-27 | 2021-04-21 | Федеральное государственное автономное образовательное учреждение высшего образования «Национальный исследовательский Томский государственный университет» | Способ изготовления t-образного гальванического затвора в высокочастотном полевом транзисторе |
| RU2745339C1 (ru) * | 2020-09-02 | 2021-03-24 | Общество с ограниченной ответственностью "Маппер" | Устройство защиты структуры неохлаждаемого термочувствительного элемента и способ защиты структуры |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4378627A (en) | Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes | |
| US4420872A (en) | Method of manufacturing a semiconductor device | |
| EP0083783B1 (en) | Fabrication method for integrated circuit structures including field effect transistors of sub-micrometer gate length, and integrated circuit structure fabricated by this method | |
| US4488162A (en) | Self-aligned metal field effect transistor integrated circuits using polycrystalline silicon gate electrodes | |
| US4471522A (en) | Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes | |
| TW344143B (en) | Method for manufacturing a semiconductor device | |
| CA1124408A (en) | Method of producing a metal-semiconductor field-effect transistor | |
| JPS5775463A (en) | Manufacture of semiconductor device | |
| SU1811330A1 (ru) | Способ изготовления полупроводниковых приборов | |
| US3922704A (en) | Metal oxide semiconductor integrated circuit of reduced size and a method for manufacturing same | |
| GB2070858A (en) | A shallow channel field effect transistor | |
| KR19990066411A (ko) | 모스팻 및 이의 제조방법 | |
| KR940002780B1 (ko) | 고전압용 트랜지스터의 구조 및 제조방법 | |
| JPH0472770A (ja) | 半導体装置の製造方法 | |
| GB2140617A (en) | Methods of forming a field effect transistor | |
| JPS54124687A (en) | Production of semiconductor device | |
| KR960012574B1 (ko) | 반도체장치의 제조방법 | |
| KR0147713B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100365421B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPS5791537A (en) | Manufacture of semiconductor device | |
| JPH10135451A (ja) | 漏れ電流減少領域を備える半導体素子の製造方法 | |
| KR950026026A (ko) | 트랜지스터 제조 방법 | |
| GB1522294A (en) | Semiconductor devices | |
| JPS6476771A (en) | Manufacture of vertical field-effect transistor | |
| DE3664021D1 (en) | Method of producing an integrated circuit of mos transisitors with metal silicide electrodes |