SU1753579A1

SU1753579A1 - Phase discriminator

Info

Publication number: SU1753579A1
Application number: SU894702802A
Authority: SU
Inventors: Илья Маркович ЛАЗЕР; Геннадий Сендерович Брайловский
Original assignee: Всесоюзный научно-исследовательский институт радиовещательного приема и акустики им.А.С.Попова
Priority date: 1989-04-26
Filing date: 1989-04-26
Publication date: 1992-08-07

Abstract

Изобретение относитс к радиотехнике и может быть использовано при построении устройств фазовой автоподстройки частоты. Цель изобретени - упрощение при повышении быстродействи . Фазовый детектор содержит п ть элементов И-НЕ, Однако он может быть выполнен и на элементах ИЛИ- НЕ. В предлагаемом фазовом детекторе выходной ШИМ-сигнал вырабатываетс всегда только на одном выходе, при этом исключена возможность по влени ложного сигнала на другом выходе. 1 ил.The invention relates to radio engineering and can be used in the construction of phase-locked loop devices. The purpose of the invention is to simplify with increasing speed. The phase detector contains five NAND elements, However, it can also be performed on ORID elements. In the proposed phase detector, the output PWM signal is always generated at only one output, while eliminating the possibility of the appearance of a spurious signal at another output. 1 il.

Description

ЁYo

Изобретение относитс к радиотехнике и может использоватьс при построении устройств фазовой автоподстройки частоты на потенциальных логических элементах.The invention relates to radio engineering and can be used in the construction of phase-locked loop devices on potential logic elements.

Цель изобретени - упрощение при повышении быстродействи .The purpose of the invention is to simplify with increasing speed.

На чертеже представлена принципиальна электрическа схема предлагаемого фазового детектора.The drawing shows a circuit diagram of the proposed phase detector.

Фазовый детектор содержит п ть элементов И-НЕ 1-5,.The phase detector contains five elements AND-NOT 1-5 ,.

Предлагаемый фазовый детектор работает следующим образомThe proposed phase detector works as follows

Если фазовый сдвиг соответствует условию р 0°, то импульсы по первому входу фазового детектора опережают импульсы по второму входу фазового детектора. В исходном состо нии на выходах фазового детектора присутствуют логические Г. При поступлении импульса на первый вход фазового детектора срабатывают второй 2 и третий 3 логические элементы И-НЕ. Второй логический элемент И-НЕ 2 формирует широтно-импульсный сигнал (ШИМ), длительность которого пропорциональна сдвигу фаз на входах фазового детектора. Сигнал логического О на выходе второго логического элемента И-НЕ 2 благодар соединению выхода этого элемента с входом четвертого логического элемента И-НЕ 4 не позволдит произойти выработке ШИМ-сиг- нала по второму выходу фазового детектора , т.е. исключена возможность по влени ложного сигнала на другом выходе фазового детектора. При поступлении импульса на второй вход фазового детектора срабатывает п тый логический элемент И-НЕ 5, сигнал выхода которого прекращает формирование ШИМ-сигнала на первом выходе фазового детектора. При окончании действи сигнала на первом входе фазового детектора на выходе п того логического элемента И-НЕ 5 устанавливаетс логическа 1. После окончани действи сигналаIf the phase shift meets the condition p 0 °, then the pulses at the first input of the phase detector are ahead of the pulses at the second input of the phase detector. In the initial state, logical G are present at the outputs of the phase detector. When a pulse arrives at the first input of the phase detector, the second 2 and third 3 NAND logic elements are triggered. The second logical element AND-NOT 2 forms a pulse-width signal (PWM), the duration of which is proportional to the phase shift at the inputs of the phase detector. The logical O signal at the output of the second AND-HE 2 logical element, due to the connection of the output of this element with the input of the fourth logical element AND-HE 4, will not allow the generation of a PWM signal from the second output of the phase detector, i.e. the possibility of the appearance of a false signal at another output of the phase detector is excluded. When a pulse arrives at the second input of the phase detector, the fifth logical element AND-NOT 5 is triggered, the output signal of which stops the formation of the PWM signal at the first output of the phase detector. At the end of the effect of the signal at the first input of the phase detector, the output of the fifth logical element IS-NOT 5 is set to logical 1. After the end of the action of the signal

VIVI

СЛ СОSL CO

СЛSL

VI оVi o

на втором входе фазового детектора устройство переходит в исходное состо ние и готово к приему импульсов по первому и второму входам фазового детектора.At the second input of the phase detector, the device enters the initial state and is ready to receive pulses through the first and second inputs of the phase detector.

Если фазовый сдвиг соответствует уело- вию (Х 0 , импульсы по второму входу фазового детектора будут опережать импульсы по первому входу фазового детектора и ШИМ-сигнал будет вырабатыватьс на втором выходе детектора.If the phase shift corresponds to the level (X 0, the pulses at the second input of the phase detector will be ahead of the pulses at the first input of the phase detector and the PWM signal will be generated at the second output of the detector.

Предлагаемый фазовый детектор может также быть реализован на п ти элементах , ЛИ-НЕ.The proposed phase detector can also be implemented on five elements, LEE.

, Предлагаемый фазовый детектор проще известного и обладает большим быстродействием , поскольку задержка прохождени сригнала от входа до выхода меньше, чем в известном детекторе. Детектор обладает функциональной устойчивостью , т.е. работает без сбоев при любых разбросах задержек логических элементов.The proposed phase detector is simpler known and has great speed, because the delay of the passage of the srgnal from the input to the output is less than in the known detector. The detector has functional stability, i.e. It works without failures with any delay spread of logic elements.

Claims

Invention Formula

A phase detector containing five NAND elements, the output of the first NAND element being connected to the first input.

& 2

The second NAND element, the output of which is connected to the first input of the first NAND element, the output of the third NAND element, to the first input of the fourth NAND element, the output of which is connected to the first input of the third NAND element, the first input of the fifth The AND-NO element is the first input of the phase detector, and the second input of the fifth AND-NOT element is the second input of the phase detector, the output of the fifth AND-NOT element is connected to the second inputs of the second and fourth AND-NE elements, characterized in that in order to simplify with increasing speed, the third input is w cerned AND-NO element is connected to a first input of a fifth and a second input of the third AND-NO elements, the third input element of the fourth NOT I- - with the second inputs of the fifth and the first AND-NO elements. the fourth input of the second NAND element — with the output of the fourth NAND element; the fourth input of the fourth NAND element — with the output of the second NAND element, while the outputs of the second and fourth NAND elements are the outputs of the phase detector.

In i

&