(54) ДИСКРИМИНАТОР(54) DISCRIMINATOR
. , I . Изобретение относитс к измерительной технике, оно предназначено дл определени знака и величины сдвига фаз двух импульсных сигналов. Известен фазовой дискриминатор, содержащий формирователь пр вмоугольных импульсов, два триггера, входные и выходные схемы И 1, Однако этот фазовый дискриминатор o6ecnetfflBaeT работоспособность только при входных импульсах малой длительности с величиной задержки между сигналами, превышающе длительность входного импульса. Известен также фазовый дистфиминатор , содержащий два импульсно-фаэовых различител , каждый из которых состоит из триггера, инвертора и двух логических схем И, и логическую схему ИЛИ, входы которой подключены к выходам соответствующей логической схемы И каждого из импульсно-фазовых различителей, на входы которого поданы входные сигналы, а также две линии задержки , кажда из которых включена меж соответствующим входом дискриминатора и входом триггера соответствующего импульсно-фазового рааличител , а каждый вход дискриминатора подключен непосредственно к входам инвертора и схемы И противоположного импульснофазового различител 2 Однако в этом дйЬкрим1гааторе минимальна величина сдвига фаз ограничиваетс величиной времени линий задерж сдвиге фаз между вхбДНыкй сигналами меньшем, чем (,, сзагнал на выходе дискриминатора отсутствует , то есть схема не предназначена дл определени величины сдвига фаз, меньшего, чем величина Тд. Кроме того, момент выключени выходного сигнала определ етс не моментом по влени сигнала на отстйощем входе дискриминатора (что соответствовало бы величине измер емого сдвига фаз), а моментом по влени этого сигнала на выходе линии задержки, ; Т.е. указанна схема имеет погреигаость 37 формировани длительности выходного сигнала на величину Фд . Цель изобретени - расширени диапазона и повышение точности дискриминации . Поставленна цель достигаетс тем, что в фазовый дискриминатор, содержащий два инвертора, три элемента И, триггер знака, триггер фазы, причем выход первого инвертора подключен к одному из входов второго элемента И, а выход второго инвертора йбМЙючён к одному из входов первого элемента И, введены два повторител -ограничител длительности импульса, вьтход одного из которых подключен1Шб1(б(й 1вШйу первого элек1ента И, а выход другого Ш второму входу ВТО1ЮГО элгаиента И, при этом выход пфвого элемента И соединен с первыми входами триггеров знака и фазы, вйХод второго элемента И еб вторйми входами тригге рюВ знака и фаЙ, а третий вход триггера ф1;ЭЬ1 Ш)11йвЬчен к выходу третьегЬ элемента И входы которого подсоединены соответcT&ekab к первому и второму входам устройства. На чертеже представлена структурна схема предлагаемого фазового дискриминатора . Этот дискриминатор содёржитР два, инверто|ра 1 и 2, три элемента И 3,4 и 5, триггер 6 знака, триггер 7 фазы, 9 две вхадные клеммы 8 и 9, два повторй ел:й--дграничител iO и 11 длитёльytocfK Шпупьса, две выходные йлеммы 12 и 13 знака и выходную клемму 14 , фазы. - - ::. ;% Т-- -- Выход первого инвертора 1, вход коTbJDord соединен с входной KnoviMoft 8, подколочен к одному из входов второто элемен а И 4, а Выхсщ вторк х йнве|ртора 2, вход которого соединен второй входной клеммой 0, одключен к ойнЬму из вхОйЙВ первого элемента Ti 3 Повто ритель-ограничитель id включен межйу входной клеммой 8 и элементом И 3, а повторите ь-огранйчитейь 11 между входной клеммой 9 и вторьш эле ментом И 4. Выход первого эп&лента И соединен с одними Входами триггеров 6 и 7 знака и фазы, выход второго эле мента И 4 - с другШи Входами трйггеров 6 И 7 знака и фазы, а сбросовый Вход триггера 7 фазы подключен к вьгхо третьего элемента И 5, входы которого подсоединены соответственно к первой И второй входным клеммам 8 и 9. 2 Предлагаемый дискриминатор работает следующим образом. На входные клеммы 8 и 9 поступают меандровые сигналы одинаковой частоты. Если сигнал на входной клемме 8 опережает сигнал на входной клемме 9, то в момент прихода переднего фронта сигнала на входную клемму 8 на выходе повторител -ограничител 10 формируетс короткий импульсный сигнал , по которому через первый элемент И 3 (на втором входе элемента И 3 присутствует разрешающий потенциал с выхода инвертора 2) тригг еры 6 и 7 устанавливаютс ч единичное состо ние. При поступлении второго задержанного по фазе сигнала на входную клемму 9, срабатывает третий элемент и 5, сигнал с выхода которого переводит в нулевое состо ние триггер 7,.в результате чего на В Е 1ходной клемме 14 формируетс импульрный сигнал, длительность которого )ЁЗЙВЙ& сдвигу фаз между входными сигналами . Состо ние триггера 6 сохран етс до момента перемёнь знака сдвига фаз. При Опережении сигнала на входной йлетлме 9 триггф 7 устанавливаетс в единичное, триггер 6 в нулевое состо ние по сигналу с выхода второго элемента И 4, на первый вход которого поступает сформиров анный повторителемограничителем 11 короткий импульс, а на второй вход - раарещаюший потенциал с выхода ийвёртор а 1. Формирование выходного сигнала на выходной клемме 14 осушествл етСЯ аналогично описанному BbtJiie установкой триггера 7 в нулевое состо ние при поступлении на входную клемму 8 Йтстаюшего сигнала и совпадении обоих входных сет-налов на третьем элементе И 5. Введение в фазовый дискриминатор повторителей1ограничителей 1О и 11 обеспечивает включение выходного сигнала (характеризующего величину сдвига фаз) сразу же при поступлении Опережающего входного сигнала. Организаци включени триггера 7 фазы по сигналам от первого и второго элт4ентов И 3 и 4 (входы которых управл ютс Ьт выходов инверторов 1 и 2) обеспечивает блокировку повторного включени триггера 7 при поступлении отстающего входного сигнала, а наличие третьё1ч ) элемента И 5 обеспечивает при этом формирование сигнала выключени триггера 7, в результате чего повыщаетс точность измерени достаточно Ма ,лых величин сдвига фаз, соизмеримых с временами задержек на включение и . I. The invention relates to a measurement technique, it is intended to determine the sign and magnitude of the phase shift of two pulse signals. A phase discriminator containing a driver of rectangular pulses, two triggers, input and output circuits AND 1 is known. However, this phase discriminator o6ecnetfflBaeT is operable only with short-duration input pulses with a delay between signals greater than the duration of the input pulse. Also known phase distalminator containing two pulsed-faeevyh discriminator, each of which consists of a trigger, an inverter and two logical circuits AND, and the logic circuit OR, whose inputs are connected to the outputs of the corresponding logic circuit AND each of the pulse-phase discriminators, to the inputs of which input signals are given, as well as two delay lines, each of which is connected between the corresponding discriminator input and the trigger input of the corresponding pulse-phase distributor, and each discriminator input is connected However, in this inverter, the minimum phase shift is limited by the time of the lines of the delay of the phase shift between each signal smaller than (, the signal from the discriminator output is absent, that is, the circuit is not intended to determine the value phase shift less than the magnitude Td. In addition, the moment the output signal is turned off is not determined by the moment the signal appears at the discriminator’s remote input (which is would tvetstvovalo magnitude of the measured phase difference) and the point of occurrence of the signal at the output of the delay line; Those. This circuit has an output formation duration of 37 by the value of Fd. The purpose of the invention is to expand the range and improve the accuracy of discrimination. The goal is achieved by the fact that a phase discriminator containing two inverters, three AND elements, a sign trigger, a phase trigger, the output of the first inverter is connected to one of the inputs of the second element AND, and the output of the second inverter is IBYyuchen to one of the inputs of the first element And Two repeater limiters of the pulse duration are introduced, one of which is connected to 1SB1 (b (the first 1 of the first element I, and the output of the other to the second input of the VTO1GO UE elgienta I, the output of the pfvy element I is connected to the first inputs of the trigger a and the phases, the second element's input and the second inputs of the trigger sign and the FAY, and the third trigger input F1; E11) is 11ive to the output of the third element, and whose inputs are connected to the first and second inputs of the device. of the proposed phase discriminator. This discriminator contains two, inverters 1 and 2, three elements 3,4 and 5, trigger 6 characters, trigger 7 phases, 9 two terminals 8 and 9, two repeaters: i - iO limiter and 11 lengthytocfK shpupsa, two output terminals 12 and 13 characters and output terminal 14, phases s. - - ::. ;% T-- - The output of the first inverter 1, the input TbJDord is connected to the input KnoviMoft 8, is hammered to one of the inputs second element I 4, and the output 2, which is connected to the second input terminal 0, is connected to The input IOLUTE of the first Ti 3 element The limit repeater id is connected between the input terminal 8 and the AND 3 element, and repeat the limit 11 between the input terminal 9 and the second element AND 4. The output of the first ep & tape I is connected to one Trigger Inputs 6 and 7 signs and phases, the output of the second element And 4 - with each other inputs of the triggers 6 and 7 signs and phase, and a fault Input trigger phase 7 is connected to the third element And 5, the inputs of which are connected respectively to the first and second input terminals 8 and 9. 2 The proposed discriminator works as follows. The input terminals 8 and 9 receive meander signals of the same frequency. If the signal at the input terminal 8 is ahead of the signal at the input terminal 9, then at the moment when the leading edge of the signal arrives at the input terminal 8, a short pulse signal is generated at the output of the repeater limiter 10, through which And 3 is present at the first element 3 the resolving potential from the output of the inverter 2) triggers 6 and 7 are set to one unit state. When the second phase-delayed signal arrives at the input terminal 9, the third element and 5 are triggered, the signal from the output of which triggers 7 to the zero state, as a result of which an impulse signal is generated on the input terminal 14, the duration of which is) phase shift between input signals. The trigger state 6 is maintained until the change of the sign of the phase shift. When the signal ahead on the input signal 9, the trigger 7 is set to one, trigger 6 to the zero state by a signal from the output of the second element I 4, the first input of which receives a short pulse generated by the repeater limiter 11, and the second input - breaking potential from the output iyvertor a 1. Formation of the output signal at the output terminal 14 is realized in the same way as setting the trigger 7 described by BbtJiie in the zero state when the input signal arrives at the input terminal 8 and the coincidence of both input sets the third element And 5. Introduction to the phase discriminator of the repeaters1 of limiters 1O and 11 ensures the inclusion of the output signal (characterizing the magnitude of the phase shift) immediately upon receipt of the Ahead input signal. The organization of triggering phase 7 on signals from the first and second electrodes And 3 and 4 (the inputs of which are controlled by the output of inverters 1 and 2) ensures blocking the re-activation of trigger 7 when a lagging input signal arrives, and the presence of a third one) of the And 5 element ensures forming a trigger off signal 7, as a result of which the measurement accuracy is increased, Ma is sufficient, the phase shift values commensurate with the turn-on delay times and