SU1743010A1 - Устройство дл обнаружени ошибок - Google Patents
Устройство дл обнаружени ошибок Download PDFInfo
- Publication number
- SU1743010A1 SU1743010A1 SU904893930A SU4893930A SU1743010A1 SU 1743010 A1 SU1743010 A1 SU 1743010A1 SU 904893930 A SU904893930 A SU 904893930A SU 4893930 A SU4893930 A SU 4893930A SU 1743010 A1 SU1743010 A1 SU 1743010A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- trigger
- bus
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к технике накоплени информации и может найти применение при воспроизведении сигналов, имеющих большую дисперсию распределени длин серий. Целью изобретени вл етс повышение точности результата обнаружени ошибок записи. Устройство содержит преобразователь 1 трехуровневого сигнала, два элемента ИЛИ 5 и 6, три ключа 7-9, триггер 10 и выходную шину 11, 1-5-10-8-6-13-12-7-11, 10-9-6,6-7. 1 ил.
Description
(Л
С
Изобретение относитс к технике электрической св зи, а именно к устройствам дл обнаружени ошибок.
Известно устройство дл обнаружени ошибок, содержащее детектор ошибок и счетчик ошибок, включенные между входной шиной информации и выходной шиной.
Недостаток известного устройства дл обнаружени ошибок состоит в значительной сложности процесса его обслуживани .
Известно также устройство дл обнаружени ошибок, содержащее преобразователь трехуровневого сигнала, подсоединенный входами к первой и второй входным шинам информации и к входной шине тактовых импульсов, первый и второй элементы ИЛИ, первый, второй и третий ключи и выходную шину.
Недостаток данного устройства дл обнаружени ошибок состоит в значительной погрешности результата обнаружени ошибок .
Целью изобретени вл етс повышение точности результата обнаружени ошибок .
С этой целью в устройство дл обнаружени ошибок, содержащее преобразователь трехуровневого сигнала, подсоединенный входами к первой и второй входным шинам информации и к входной шине тактовых импульсов, первый и второй элементы ИЛИ, первый, второй и третий ключи, триггер и выходную шину, введены элемент проверки на четность, подключенный выходом к первому входу первого ключа и соединенный счетным входом с выходом первого элемента ИЛИ, подсоедиVJ СО
о о
немного входами к выходам преобразовател трехуровневого сигнала, соединенным соответственно с первым и вторым информационными входами триггера и подключенным к первым входам соответственно второго и третьего ключей, подсоединенных вторыми входами соответственно к первому и второму выходам триггера и соединенных выходами с входами второго элемента ИЛИ, выход которого подключен к второму входу первого ключа, соединенного выходом с выходной шиной, и формирователь импульсов начальной установки, причем формирователь импульсов начальной установки подключен выходом к установочному входу элемента проверки на четность и соединен с выходом второго элемента ИЛИ, а выход первого элемента ИЛИ подключен к входу синхронизации триггера.
На чертеже изображено устройство дл обнаружени ошибок, вариант.
Устройство содержит преобразователь
1трехуровневого сигнала, подсоединенный входами к первой и второй входным шинам
2и 3 информации и к входной шине 4 тактовых импульсов, первый и второй элементы ИЛИ 5 и 6, первый, второй и третий ключи 7-9, триггер 10 и выходную шину 11. Устройство содержит также элемент 12 проверки на четность, подключенный выходом к первому входу первого ключа 7 и соединенный счетным входом с выходом первого элемента ИЛИ 5, и формирователь 13 импульсов начальной установки. Первый элемент ИЛИ 5 подсоединен входами к выходам преобразовател 1 трехуровневого сигнала, соединенным соответственно с первым и вторым информационными входами триггера 10 и подключенным к первым входам соответственно второго и третьего ключей 8 и 9. Второй и третий ключи 8 и 9 подсоединены вторыми входами соответственно к первому и второму выходам триггера Юисоединены выходами соответственно с первым и вторым входами второго элемента ИЛИ 6, выход которого подключен к второму входу первого ключа 7, соединенного выходом с входной шиной 11. Формирователь 13 импульсов начальной установки подключен выходом к установочному входу .элемента 12 проверки на четность и соединен входом с выходом второго элемента ИЛИ б, а выход первого элемента ИЛИ 5 подключен к входу синхронизации триггера 10.
Устройство- дл обнаружени ошибок работает следующим образом.
Информаци о трехуровневом сигнале поступает по первой и второй входным шинам 2 и 3 информации и по входной шине 4 тактовых импульсов на преобразователь 1
трехуровневого сигнала, который воздействует на входы первого элемента ИЛИ 5, на первые входы второго и третьего ключей 8 и 9, на первый и второй информационные входы триггера 10. При этом триггер 10 формирует сигналы управлени , подаваемые на вторые входы второго и третьего ключей 8 и 9. Если по первой входной шине 2 информации поступает импульс +Г, то после его
окончани открываетс второй ключ 8 и закрываетс третий ключ 9. Если по второй входной шине 3 информации поступает импульс -1, то после его окончани закрываетс второй ключ 9 и открываетс третий
ключ 9. Если два или более импульсов подр д проход т по одному и тому же каналу (например +1), то после первого импульса второй ключ 8 (или третий ключ 9) в данном канале открываетс , и все последующие импульсы проход т на вход второго элемента ИЛ И 6.
Таким образом, все импульсы, нарушающие бипол рность, выдел ютс на выходе второго элемента ИЛИ 6. С выхода второго
элемента ИЛИ 6 импульсы поступают на формирователь 13 импульсов начальной установки , в котором по заднему фронту каждого импульса формируетс узкий строб. Сигнал с выхода формировател 13 импульсов начальной установки поступает на установочный вход элемента 12 проверки на четность. При поступлении каждого строба с выхода формировател 13 сигнала начальной установки на выходе элемента 12 проверки на четность устанавливаетс состо ние логического нул . На счетный вход элемента 12 проверки на четность подаетс сигнал с выхода первого элемента ИЛИ 5. В этом сигнале объединены все импульсы , поступающие по обоим каналам. При поступлении нечетного импульса элемент 12 проверки на четность переключаетс в состо ние логической единицы, а при поступлении четного импульса - в состо ние логического нул . Если в сигнале, поступающем на счетный вход элемента 12 проверки на четность, какой-либо из импульсов , нарушающих бипол рность, вл етс нечетным, то элемент 12 проверки на
четность переключаетс в состо ние логической единицы, а это обеспечивает прохож- дение через первый ключ 7 импульса, поступающего на его второй вход. Узкий строб, поступающий на установочный вход
элемента 12 проверки на четность по окончании импульса, нарушающего бипол рность , обеспечивает переключение последнего в состо ние логического нул , что обеспечивает установку исходного состо ни , а следующий импульс сигнала с
выхода первого элемента ИЛИ 5 считаетс нечетным. Нарушающие бипол рность импульсы , прошедшие на выход первого ключа 7, вл ютс нечетными и символизируют на выходной шине 11 наличие ошибок.
Claims (1)
- Формула изобретениУстройство дл обнаружени ошибок, содержащее преобразователь трехуровне- вого сигнала, подсоединенный входами к первой и второй входным шинам информации и к входной шине тактовых импульсов, первый и второй элементы ИЛИ, первый, второй и третий ключи, триггер и выходную шину, отличающеес тем, что, с целью повышени точности результата обнаружени ошибок, в него введены элемент проверки на четность, подключенный выходом к первому входу первого ключа и соединен- ный счетным входом с выходом первого элемента ИЛИ, подсоединенного входами к выходам преобразовател трехуровневого сигнала, соединенным соответственно с первым и вторым информационными входами триггера и подключенным к первым входам соответственно второго и третьего ключей, подсоединенных вторыми входами соответственно к первому и второму выходам триггера и соединенных выходами с входами второго элемента ИЛИ, выход которого подключен к второму входу первого ключа, соединенного выходом с выходной шиной, и формирователь импульсов начальной установки, причем формирователь импульсов начальной установки подключен выходом к установочному входу элемента проверки на четность и соединен с выходом второго элемента ИЛИ, а выход первого элемента ИЛИ подключен к входу синхронизации триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904893930A SU1743010A1 (ru) | 1990-12-25 | 1990-12-25 | Устройство дл обнаружени ошибок |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904893930A SU1743010A1 (ru) | 1990-12-25 | 1990-12-25 | Устройство дл обнаружени ошибок |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1743010A1 true SU1743010A1 (ru) | 1992-06-23 |
Family
ID=21551761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904893930A SU1743010A1 (ru) | 1990-12-25 | 1990-12-25 | Устройство дл обнаружени ошибок |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1743010A1 (ru) |
-
1990
- 1990-12-25 SU SU904893930A patent/SU1743010A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №919118. кл. Н 04 L 1/00. 1979. Авторское свидетельство СССР N: 803110, кл. Н 04 L 1/00. 1976. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1743010A1 (ru) | Устройство дл обнаружени ошибок | |
RU2010314C1 (ru) | Устройство для контроля импульсных последовательностей | |
SU1024905A1 (ru) | Устройство дл вычислени разности квадратов двух чисел | |
SU1279075A1 (ru) | Анализатор состо ни канала св зи | |
SU815922A1 (ru) | Управл емый делитель частотыСлЕдОВАНи иМпульСОВ | |
SU1714797A1 (ru) | Устройство дл контрол серий импульсов | |
SU1765772A1 (ru) | Устройство дл измерени скорости движени объекта | |
SU1128247A1 (ru) | Цифровой дискриминатор | |
SU1038945A1 (ru) | Многоканальное приоритетное устройство | |
SU1503069A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU1430955A1 (ru) | Многоканальное устройство приоритета | |
SU1324096A1 (ru) | Преобразователь серии импульсов в пр моугольный импульс | |
SU1264206A1 (ru) | Устройство коммутации дл систем многоканального контрол и управлени | |
SU1487055A1 (ru) | Устройство для селекции информационных каналов, | |
RU1770916C (ru) | Устройство дл измерени частоты | |
RU1809442C (ru) | Многоканальное устройство приоритета | |
SU922722A2 (ru) | Преобразователь кодов | |
SU1226655A1 (ru) | Пересчетное устройство | |
SU1274126A1 (ru) | Управл емый генератор импульсных последовательностей | |
SU1247875A1 (ru) | Устройство дл контрол двухступенчатого дешифратора | |
SU1087955A1 (ru) | Устройство дл измерени середины временных интервалов | |
SU1298784A1 (ru) | Устройство дл счета штучных изделий | |
SU752313A1 (ru) | Устройство дл выделени маркера кадровой синхронизации | |
SU1497741A2 (ru) | Устройство управлени реверсивным счетчиком | |
SU1612269A1 (ru) | Устройство регистрации информации с координатной камеры |