SU1739472A1 - Программируемый формирователь многочастотного сигнала - Google Patents

Abstract

Изобретение относитс  к радиотехнике и может быть использовано дл  формировани  сигналов программируемой структуры на основе фазочастотной манипул ции спектральных составл ющих. Целью изобретени   вл етс  уменьшение неравномерности частотных сдвигов гармонических составл ющих сложного сигнала программируемой структуры. Программируемый формирователь многочастотного сигнала содержит первый мультиплексор 1, накапливающий сумматор 2, блок 3 посто нного запоминани , цифроаналоговые преобразователи 4, 5 и 8, фильтр 6 нижних частот, формирователь 7 кода адреса, D-триггер 9, счетчики 10 и 11, второй мультиплескор 12, генератор 13 тактовых импульсов, формирователь 14 кода фазы. 13- 14- 3 5 , , 10- 8, 13 , 1 , , , , , , 9- 1, . 9- 16 11- 12. Формирователь позвол ет обеспечить задание различных номиналов частот и фазовых приращений дл  формировани  различных структур сложного сигнала. 8 ил. 00 С

Description

XI

00 Ю

-N XI

Ю

Щиг.1

Изобретение относитс  к радиотехнике и может использоватьс  дл  формировани  сигналов программируемой структуры на основе фазочастотной манипул ции спектральных составл ющих.

Целью изобретени   вл етс  уменьшение неравномерности частотных сдвигов гармонических составл ющих сложного сигнала программируемой структуры.

На фиг. 1 приведена структурна  электрическа  схема программируемого формировател  многочастотного сигнала; на фиг. 2 и 3 - структурные электрические схемы формировател  кода адреса; на фиг. 4 - алгоритм работы формировател  кода фазы; на фиг. 5 - 8 - временные диаграммы, по сн ющие работу программируемого формировател  многочастотного сигнала.

Программируемый формирователь многочастотного сигнала содержит первый мультиплексор 1, накапливающий сумматор (НС) 2, блок 3 посто нного запоминани  (БПЗ), второй цифроаналоговый преобразователь (ЦАП) 4, третий цифроаналоговый преобразователь (ЦАП) 5, фильтр 6 нижних частот (ФНЧ), формирователь 7 кода адреса , первый цифроаналоговый преобразователь (ЦАП) 8, D-триггер 9, первый 10 и второй 11 счетчики, второй мультиплексор 12, генератор 13 тактовых импульсов (ГТИ), формирователь 14 кода фазы. Формирователь 14 кода фазы. Формирователь 14 кода

фазы (фиг. 2) содержит первый, второй

N-й накопитель 15i, 152 15ы кода фазы,

приемопередатчик 16, первый регистр 17 пам ти, селектор 18 адреса, второй регистр 19 пам ти, мультиплексор 20. Формирователь 7 кода адреса (фиг. 3) содержит регистр 21 пам ти, первый 22 и второй 23 мультиплексор и дешифратор 24.

Программируемый формирователь многочастотного сигнала работает следующим образом.

В исходном состо нии на вход сигнала Пуск (фиг. 1) поступает сигнал, по которому производитс : установка на информаци- онном входе D-триггера 9 уровн  логической 1 и переход его в нулевое состо ние , установка второго счетчика 11 по входу разрешени  в статический режим (режим , при котором в счетчике не производитс  подсчет счетных импульсов), установка по входу разрешени  мультиплексора 23 (фиг. 3) в режим запрещени  передачи информации со входа на выход. Сигнал с пр мого выхода D-триггера 9 (уровень логического О) поступает на вход обнулени  второго счетчика 11 и  вл етс  дл  него пассивным, на управл ющий вход первого мультиплексора 1, по которому производитс  перевод его в неактивное состо ние, и управл ющий вход дешифратора 24 и переводит его в активное состо ние. Сигнал с инверсного выхода D-триггера 9 (уровень

логической 1) устанавливает по входу обнулени  первый счетчик 10 в нулевое состо ние , а по входу разрешени  второй мультиплексор 12 переводитс  в неактивное состо ние.

0 В процессе программировани  выполн ютс  следующие операции.

С входа сигнала задани  управл ющих констант на управл ющий вход Выбор устройства селектора 18 адреса (фиг. 2) посту5 пает сигнал обращени , который переводит его в активное состо ние: на адресный вход селектора 18 адреса поступает адресна  информаци , на выходе формируетс  сигнал управлени  Выбор кристалла и активизи0 рует один из регистров (19 или 21). Одновре- менно с этим по входу сигнала задани  управл ющих констант поступает информаци , котора  имеет следующее содержание: в первый регистр 17 записываетс  информа5 ци , с помощью которой производитс  мультиплексирование входных сигналов через мультиплексор 20, втора  информационна  составл юща  обеспечивает управление мультиплексором 23, который

0 мультиплексирует на адресный вход дешифратора 24 информацию или от первого регистра 17, или от второго счетчика 11, а треть  информационна  составл юща  обеспечивает управление приемопередатчиком 16.

5 перевед  его в режим передачи информации с входа на входы-выходы накопителей 15, во второй регистр 19 записываетс  код микрокоманды, котора  выполн етс  в накопител х 15, а регистр 21 записываетс 

0 информаци , определ юща  номер и количество частотообразующих каналов накопителей 15, формировател  14. С приходом на вход сигнала задани  управл ющих констант сигнала Запись (сопровождающий

5 сигналы Выбор устройства, адреса и информации ) выполн етс  операци  записи в соответствующем регистре. Указанные сигналы обеспечивают выполнение режима программировани  уотройртва (фиг. 4), на

0 котором прин ты следующее обозначени : МК-микрокоманда; RESET- микрокоманда, результатом выполнени  которой  вл етс  установка всех внутренних элементов пам ти сумматоров 20 приращений в исходное

5 состо ние; CS - сигнал, обеспечивающий выполнение микрокоманды; OPR-микрокоманда , выполнение которой обеспечивает запись с входа сигнала задани  управл ющих констант, через приемопередатчик 16 (шина данных D) констант Aj в соответствующий регистр RiK накопителей 15; Rj, К - регистры общего назначени  (индексы 1 и К обозначают номер регистра и номер накопителей 15 соответственно); Aj - константа , котора  записываетс  в RI, К, и  вл етс  исходной величиной фазового приращени  в выходном сигнале; WR - регистр-аккумул тор 15 накопител , который выполн ет функцию хранени  промежуточных результатов выполн емых операций; WR + Aj(WR - A j) - операци  сложени  (вычитани ) содержимого регистра-аккумул тора с константой Aj, хран щейс  в регистре RI, К; D - вход-выход накопител  15; STB-сигнал кавитировани  выдачи данных на шину данных; 1 - прин тие положительного решени ; О - прин тие отрицательного решени .

Программирование формировател  14 выполн етс  по алгоритму (фиг. 4). Во вто- рой регистр 19 записываетс  код МК RESET, который поступает на вход микрокоманды всех напопителей 15, в первый регистр 17 записываетс  число, которое передаетс  через информационный вход мультиплексора 22 на адресный вход ди- шифратора 24, на К-м выходе которого фор- мируетс  сигнал CS и производитс  выполнение МК RESET, Формирование N сигналов на выходах дешифратора 24 обес- печивает установку N накопителей 15 в начальное состо ние. Далее, во второй регистр 19 записываетс  команда МК OPR, в которой содержитс  адрес регистра общего назначени  RI, К. С входа сигнала задани  управл ющих констант через приемопередатчик 16 на вход-выход накопителей 15 поступает число (константа A j) и по сигналам Cf и Запись11 осуществл ет запись Aj в 1-й регистр К-го накопител  15К. Если необхо- димо записать другую константу в этот же накопитель 15к, то процедура выполнени  алгоритма повтор етс , но при этом необхо димо записать во второй регистр 19 MKOPR с другим значением R(, К, а далее алгоритм повтор етс . При программировании других накопителей 15 (изменение индекса К) алгоритм остаетс  прежним, а переменными будут индексы j и К в МК О PR и входна  адресна  информаци  дешифрато- ра 24 (втора  информационна  составл юща  первого регистра 17). После записи констант Aj в соответствующие регистры RI, К накопителей 15 формирователь готов к работе.

В рабочий режим программируемый формирователь многочастотного сигнала переходит при поступлении на вход сигнала Пуск сигнала с уровнем напр жени  логического О. В этом случае мультиплексор 23 переходит в режим передачи информации и в зависимости от состо ний на адресном и информационном входах на выходе может присутствовать сигнал с уровнем логического О или 1. Механизм совместной работы регистра 21, мультиплексора 23 и ПЗУ 3 заключаетс  в том, что результат обработки К-го накопител  15« при наличии 1 в К-м разр де регистра 21 поступает на второй адресный вход ПЗУ 3, из которого считываетс  информаци , описывающа  функцию выходного сигнала. Если в соответствующем разр де регистра 21 записан О, то из БПЗ 3 считываетс  страница с нулевой информацией . Нар ду с этим сигнал Пуск переводит второй счетчик 11 по входу разрешени  в активный режим, так как в режим подсчета тактовых импульсов и одновременно на информационный вход D-триггера 9 поступает сигнал с уровнем логического О. Рабочий режим устройства, помимо сигнала Пуск, обеспечиваетс  необходимой информацией, в регистр 21 записываетс  число, разр ды с уровнем логической 1 которого обеспечивают преобразование выходных чисел накопителей 15 в БПЗ 3 в необходимую функцию; в первый регистр 17 записываетс  число, которое обеспечивает установку в третье состо ние приемопередатчика 16, переключение мультиплексора 20 в режим передачи сигналов от ГТИ 13 и мультиплексора 20 в режим передачи выходных числовых последовательностей от второго счетчика 11, во второй регистр 19 записываетс  код микрокоманды, котора  выполн етс  в накопител х 15. В соответствии с алгоритмом работы (фиг. 4) процесс формировани  частотных характеристик выходного сигнала описываетс  многопетлевой структурой. После подачи на вход сигнала Пуск структурой, состо щей из второго счетчика 11, мультиплексора 23 и дешифратора 24, формируютс  сигналы CS, которые обеспечивают выполнение микрокоманды в накопител х 15. Выполнение микрокоманды сопровождаетс  выдачей результата на второй адресный вход ПЗУ 3 и сохранение в WR. Если процесс продолжаетс , то определ етс  необходимость изменени  МК, адреса RJ, К, если нет, то определ етс  условие необходимости изменени  Aj, если нет, то возврат на формирование сигналов CS. Используемый алгоритм работы позвол ет формировать программно ориентированную структуру выходного сигнала.

Характерной особенностью работы программируемого формировател  многочастотного сигнала  вл етс  возможность получени  в одном цикле множества значений каждой составл ющей многочастотного сигнала. Цикл - это интервал времени, в течение которого выполн ютс  соответствующие операции в каждом накопителе 15 и преобразовани  во всех ЦАП. В каждом такте цикла информаци  от К-ro накопител  15К поступает на мультиплексор 23. На первый адресный вход ПЗУ 3 поступает информаци  от регистра 21, котора  указывает номер страницы в каждом такте цикла. В НС 2 в течение каждого цикла накапливаетс  информаци  от каждого (если он выбран) нако- пител  15. В процессе выполнени  соответствующей операции в последнем накопителе 15N на выходе переноса второго счетчика 11 формируетс  сигнал, который переключает D-триггер 9 в нулевое состо ние .Инверсный сигнал D-триггера 9 переводит в активный режим первый счетчик 11, первый 1 и второй 12 мультиплексоры. В следующем такте цикла выполн ютс  следующие операции. Двоична  последовательность на информационном выходе первого счетчика 10 создает условие формировани  на выходах первого мультиплексора 1 серию импульсов, которые обеспечивают разнесенную во времени запись результата накоплени  НС 2 в регистр третьего ЦАП 5, с второго выхода которого сигнал в аналоговой форме поступает на второй вход опорного напр жени  первого ЦАП 8. Аналогова  величину предыдущего цикла преобразовани  с выхода второго ЦАП 6 поступает на первый вход опорного напр жени  первого ЦАП 8. Двоична  числова  последовательность с выхода второго счетчика 11 поступает через второй мультиплексор 12 на вход первого ЦПА 8 и формирует на его выходе сигнал (фиг. 5 а, б, в). В первом ЦАП 8 производ тс  преобразование между уровн ми опорных напр жений, поступающих от второго ЦАП 6 и третьего ЦАП 5, и фиксаци  выходного уровн ; по завершении преобразовани  в первом ЦАП 8 осуществл етс  запись цифрового кода последнего цикла из регистра третьего ЦАП 5 в регистр второго ЦАП 6: обнуление НС 2. После указанных действий на выходе переноса первого счетчика 10 формируетс  сигнал , по которому D-триггер 9 устанавливаетс  в единичное состо ние и начинаетс  новый цикл. При выпспнении такого алгоритма переходные процессы в третьем 5 и втором 6 ЦАП (формирование выбросов напр жени ) на уровне выходного сигнала первого ЦАП 8 не оказывает вли ни , т.е. производитс  алгоритмическа  фильтраци , что существенно сказываетс 

на чистоте сигнала. Выходной сигнал первого ЦАП 8 поступает на ФНУ б, с выхода которого поступает на выход программируемого формировател  многочастотного сигнала . На фиг. 6 - 8 в качестве примеров представлены эпюры двухчастотного сигнала на основе пилообразных канальных сигналов , двенадцатичастотного сигнала, использующего синусоидальные составл 0 ющие, двухчастотного сигнала, содержащего пилообразную и синусоидальную составл ющие.

Claims (2)

1. Программируемый формирователь

5 многочастотного сигнала, содержащий генератор тактовых импульсов, первый и второй счетчики, первый и второй цифроаналоговые преобразователи, блок посто нного запоминани , накапливающий

0 сумматор и фильтр нижних частот, при этом первый выход генератора тактовых импульсов соединен с тактовым входом первого счетчика, выход первого цифроаналогового преобразовател  соединен с входом фильт5 ра нижних частот, отличающийс  тем, что, с целью уменьшени  неравномерности частотных сдвигов гармонических составл ющих сложного сигнала программируемой структуры, введены D-триггер, первый и

0 второй мультиплексоры, формирователь кода фазы, формирователь кода адреса и третий цифроаналоговый преобразователь, при этом второй выход генератора тактовых импульсов соединен с тактовым входом вто5 рого счетчика и входом формировател  кода фазы, выход переноса второго счетчика соединен с входом синхронизации D-триггера , S-вход которого соединен с выходом переноса первого счетчика, пр мой выход

0 D-триггера соединен с входом обнулени  первого счетчика и управл ющим входом второго мультиплексора, инверсный выход D-триггера соединен с входом обнулени  второго счетчика, управл ющим входом

5 первого мультиплексора и адресным входом формировател  кода адреса, первый и второй выходы которого соединены соответственно с входом выбора канала формировател  кода фазы и первым адресным

0 входом блока посто нного запоминани , информационный выход первого счетчика соединен с адресным входом первого мультиплексора , первый, второй, третий и четвертый выходы которого соединены

5 соответственно с входом обнулени  накапливающего сумматора, с входом записи третьего цифроаналогового преобразовател , с входом записи второго цифроаналогового преобразовател  и входом записи первого цифроаналпгового преобразовател , информационный выход второго счетчика соединен с первым информационным входом формировател  кода адреса и информационным входом второго мультиплексора , выход которого соединен с входом первого цифроаналогового преобразовател , первый выход формировател  кода фазы соединен с вторым адресным входом блока посто нного запоминани  и входом формировател  кода адреса, второй выход формировател  кода фазы соединен с тактовым входом накапливающего сумматора , информационный вход и выход которого соединены соответственно с выходом блока посто нного запоминани  и входом третьего цифроаналогового преобразовател , первый и второй выходы которого соединены соответственно с входом второго цифроаналогового преобразовател  и первым входом опорного напр жени  первого цифроаналогового преобразовател , выход второго цифроаналогового преобразовател  соединен с вторым входом опорного напр жени  первого цифроаналогового преобразовател , D-вход D-триггера соеди- нен с входом разрешени  счета второго счетчика и входом разрешени  формировател  кода адреса и  вл етс  входом сигнала пуска программируемого формировател  многочастотного сигнала, второй информа- ционный вход формировател  кода адреса соединен с информационным входом формировател  кода фазы и  вл етс  входом сигнала задани  управл ющих констант программируемого формировател  много- частотного сигнала, вход опорного напр жени  третьего цифроаналогового преобразовател  соединен с входом опорного напр жени  второго цифроаналогового преобразовател  и  вл етс  входом опорного напр жени  программируемого формировател  многочастотного сигнала, второй информационный вход второго мультиплексора  вл етс  входом сигнала информации программируемого формиро- вател  многочастотного сигнала.

2. Формирователь по п. 1, о т л и ч а ю- щ и и с   тем, что формирователь кода фазы содержит первый и второй регистры пам ти , мультиплексор, селектор адреса, при-

емопередатчик, а также первый, второй

N-й накопители кода фазы, при этом информационный выход первого регистра пам ти соединен с адресным входом мультиплексора , первый и второй выходы селектора адреса соединены соответственно с управ

л ющим входом первого регистра пам ти и управл ющим входом второго регистра пам ти , информационный выход которого соединен с входами микрокоманд первого, второго,..., N-ro накопителей кода фазы, выход мультиплексора соединен с входом записи второго регистра пам ти, выход первого регистра пам ти соединен с управл ющим входом приемопередатчика, входы выбора каналов первого, второго,..., N-ro накопителей кодов фазы объединены и  вл ютс  входом выбора канала формировател  кода фазы, стробирующий вход мультиплексора  вл етс  входом формировател  кода фазы, информационный вход мультиплексора соединен с информационными входами первого и второго регистров пам ти, информационным входом приемопередатчика и адресно-управл ющим входом селектора адреса и  вл етс  информационным входом формировател  кода фазы, первые входы

первого, второго N-ro накопителей кода

фазы соединены с первым выходом мультиплексора , реверсивные входы первого, второго N-ro накопителей кода фазы

соединены с выходами селектора адреса, первого регистра пам ти и приемопередатчика и  вл ютс  первым выходом формировател  кода фазы, второй выход мультиплексора соединен с вторыми входами первого, второго,..., N-ro накопителей кода фазы и  вл етс  вторым выходом формировател  кода фазы.

3, Формирователь по пп. 1 и 2, отличающийс  тем, что формирователь кода адреса содержит регистр пам ти, дешифратор , первый и второй мультиплексоры, при этом выход первого мультиплексора соединен с информационным входом дешифратора , управл ющий вход и информационный выход которого  вл ютс  соответственно адресным входом и первым выходом формировател  кода адреса, информационный вход второго мультиплексора соединен с выходом регистра пам ти, информационный вход которого  вл етс  вторым информационным входом формировател  кода адреса, вход записи регистра пам ти соединен с адресно-информационным входом первого мультиплексора и  вл етс  входом формировател  кода адреса, адресный вход, вход разрешени  и выход второго мультиплексора  вл ютс  соответственно первым информационным входом, входом разрешени  и вторым выходом формировател  кода адреса.

Фм.г

№.J

{Начало )

мк „RESET

Выполнение, нк „RESET

MK. OPK adpecKitK

L

AJ

установить I адрес flfi + i)K I

1

CS

выполнение, мк OPR no адр. К1,к

1

продолжение программировани 

L

HK(WR+Aj или WR-uj) адрес. Kj,K

Выдача результата 6 в, сохранение 6 /f/, STB

Изменить uj,Ritx

i

Окончание програнмиро6ани 

О

I

Изменить МК И/ИЛИ адрес Rif

О

( Конец) ФигЛ

XN

x

X

N

x

4

Ч

x

V

X

X

--...

s

,:

.

-J со

со

4. -4 Ю

N3

«A,

Фаг 7

л

i

Ал л

I I

/

J

/

- г-

/s. /

/

,

, / ч/

/ W

,.

л

I I

/

/

Г

г

/

,

/

v

..л /

/ - / / . /

1