SU1730616A1 - Устройство дл вычислени фундаментальных симметрических булевых функций - Google Patents

Устройство дл вычислени фундаментальных симметрических булевых функций Download PDF

Info

Publication number
SU1730616A1
SU1730616A1 SU904802326A SU4802326A SU1730616A1 SU 1730616 A1 SU1730616 A1 SU 1730616A1 SU 904802326 A SU904802326 A SU 904802326A SU 4802326 A SU4802326 A SU 4802326A SU 1730616 A1 SU1730616 A1 SU 1730616A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
module
variables
fundamental
Prior art date
Application number
SU904802326A
Other languages
English (en)
Inventor
Леонид Болеславович Авгуль
Валерий Павлович Супрун
Original Assignee
Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Белорусский государственный университет им.В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны, Белорусский государственный университет им.В.И.Ленина filed Critical Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Priority to SU904802326A priority Critical patent/SU1730616A1/ru
Application granted granted Critical
Publication of SU1730616A1 publication Critical patent/SU1730616A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике и микроэлектронике и предназначено дл  вычислени  фундаментальных (элементарных) симметрических булевых функций. Цель изобретени  - расширение функциональных возможностей за счет реализации фундаментальных симметрических булевых функций п ти переменных. Поставленна  цель достигаетс  тем, что устройство дл  вычислени  фундаментальных симметрических булевых функций п ти переменных содержит три элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, мажоритарный элемент с порогом два, мажоритарный элемент с порогом четыре, элемент ИЛИ-НЕ, п ть информационных входов, три настроечных входа и один выход. Сложность устройства по числу входов логических элементов равна 23, а быстродействие, определ емое глубиной схемы, равно 3 т, где т - задержка на вентиль. Устройство работает следующим образом. На информационные входы поступают (в произвольном пор дке) двоичные переменные xi, X2, хз, Х4, ХБ; на настроечные входы - сигналы настройки ui, U2, из, значени  которых принадлежат множеству {0,1}; на выходе устройства реализуетс  фундаментальна  симметрическа  булева  функци  F F(XI, Х2, хз, Х4, хз), определ ема  вектором настройки u (ui, U2, из). 1 ил. 1 табл. (Л С

Description

Изобретение относитс  к вычислительной технике и микроэлектронике и предназначено дл  вычислени  фундаментальных симметрических булевых функций (ФСБФ) п ти переменных.
Цель изобретени  - расширение функциональных возможностей устройства за счет реализации фундаментальных симметрических булевых функций п ти переменных .
Устройство дл  вычислени  фундаментальных симметрических булевых функций содержит три элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, два мажоритарных элемента и элемент ИЛИ-НЕ. При этом 1-е входы (i 1, 2, 3, 4) первого и второго мажоритарных элементов соединены с i-м информационным входом устройства. Первый настроечный вход устройства соединен с первым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛ Ю ДВА, j-й вход 0 2, 3, 4, 5) которого соединен с (j-1)-M информационным входом устройства. П тый информационный вход устройства соединен с шестым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и п тыми входами первого и второго мажоритарных элементов, выходы которых соединены соответственно с первыми входами элемента ИЛИ-НЕ, второго и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА. Вторые входы второго и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА
VI
СО
о о
соединены с вторым и третьим настроечными входами устройства, выход которого соединен с выходом элемента ИЛИ-НЕ, Второй и третий входы элемента ИЛИ-НЕ соединены с выходами второго и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соответственно.
На чертеже представлена функциональна  схема устройства дл  вычислени  ФСБФ.
Устройство содержит три элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 1, 2 и 3, мажоритарный элемент 4 с порогом два, мажоритарный элемент 5 с порогом четыре, элемент ИЛИ-НЕ 6, п ть информационных входов 7...11, три настроечных входа 12, 13 и 14, выход 15.
Устройство дл  вычислени  ФСБФ работает следующим образом. На информационные входы 7...11 поступают двоичные переменные х-i...xs (в произвольном пор д- ке);на настроечные входы 12, 13, и 14 - сигналы настройки л, иа и из соответственно, значени  которых принадлежат множеству {0,1}. На выходе 15 реализуетс  некотора  ФСБФ FS Fs (xi, Х2, хз, Х4, ХБ), определ ема  вектором настройки U (ui, 112, из), где 1-0,15.
Реализуемые устройством ФСБФ и со- ответствующие им сигналы настройки приведены в таблице.
Отметим, что ФСБФ Fn Fn (xi, X2
Хп) принимает значение единицы только на тех наборах переменных, которые содержат ровно i единиц, где 0 i n (см., например, Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энерги , 1974).

Claims (1)

  1. Преимуществом устройства  вл ютс  более широкие по сравнению с прототипом функциональные возможности. Так, устройство реализует 6 ФСБФ от п ти переменных , в то врем  как прототип реализует 5 ФСБФ от четырех переменных. Формула изобретени  Устройство дл  вычислени  фундаментальных симметрических булевых функций, содержащее два мажоритарных элемента, причем i-e входы (1 1,4) первого и второго мажоритарных элементов соединены с i-м информационным входом устройства, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет реализации фундаментальных симметрических функций п ти переменных, оно содержит три элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и элемент ИЛИ-НЕ, причем первый настроечный вход устройства соединен с первым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛ Ю ДВА, j-й вход 0 2, 5) которого соединен с i-м информационным входом устройства, п тый информационный вход которого соединен с шестым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и п тыми входами первого и второго мажоритарных элементов, выходы которых соединены соответственно с первыми входами элемента ИЛИ-НЕ, второго и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, вторые входы второго и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединены с вторым и третьим настроечными входами устройства, выход которого соединен с выходом элемента ИЛИ-НЕ, второй и третий входы которого соединены с выходами второго и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА.
SU904802326A 1990-03-14 1990-03-14 Устройство дл вычислени фундаментальных симметрических булевых функций SU1730616A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904802326A SU1730616A1 (ru) 1990-03-14 1990-03-14 Устройство дл вычислени фундаментальных симметрических булевых функций

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904802326A SU1730616A1 (ru) 1990-03-14 1990-03-14 Устройство дл вычислени фундаментальных симметрических булевых функций

Publications (1)

Publication Number Publication Date
SU1730616A1 true SU1730616A1 (ru) 1992-04-30

Family

ID=21501907

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904802326A SU1730616A1 (ru) 1990-03-14 1990-03-14 Устройство дл вычислени фундаментальных симметрических булевых функций

Country Status (1)

Country Link
SU (1) SU1730616A1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2445679C1 (ru) * 2011-01-31 2012-03-20 Закрытое акционерное общество "ИВЛА-ОПТ" Логический вычислитель
EA026000B1 (ru) * 2014-10-06 2017-02-28 Белорусский Государственный Университет (Бгу) Устройство для вычисления шефферовских симметрических булевых функций пяти переменных

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1661752,кл. G 06 F 7/00, 1989. Авторское свидетельство СССР Мг 1619246, кл. G 06 F 7/00, 1989. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2445679C1 (ru) * 2011-01-31 2012-03-20 Закрытое акционерное общество "ИВЛА-ОПТ" Логический вычислитель
EA026000B1 (ru) * 2014-10-06 2017-02-28 Белорусский Государственный Университет (Бгу) Устройство для вычисления шефферовских симметрических булевых функций пяти переменных

Similar Documents

Publication Publication Date Title
KR960706147A (ko) 디지털 신호 처리용 집적 회로(Integrated circuit for processing digital signal)
SU1730616A1 (ru) Устройство дл вычислени фундаментальных симметрических булевых функций
KR960008489A (ko) 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로
KR960003102A (ko) 고속 동기 논리 데이타 래치 장치
KR960042733A (ko) 반도체 기억장치의 데이터 입력회로
US11740651B2 (en) Clock multiplexer device and clock switching method
KR940001556B1 (ko) 디지탈신호처리장치
RU2758187C1 (ru) Логический модуль
RU2757830C1 (ru) Логический модуль
RU2700550C1 (ru) Логический модуль
RU2778678C1 (ru) Логический модуль
SU1136146A1 (ru) Логический модуль
KR20040036910A (ko) 곱셈기 회로
RU2262733C1 (ru) Логический модуль
RU2710878C1 (ru) Логический преобразователь
RU2704737C1 (ru) Логический модуль
SU1767496A1 (ru) Устройство дл вычислени симметрических булевых функций
SU1167601A1 (ru) Многофункциональный логический модуль
SU1092491A1 (ru) Универсальный логический модуль
SU1684790A1 (ru) Модуль логического устройства
SU1741268A1 (ru) Устройство дл декодировани последовательного двоичного кода с интервалами ограниченной длины формата (2,7)
RU1791818C (ru) Устройство дл контрол остаточного кода по модулю три
SU1765821A1 (ru) Устройство дл вычислени симметрических булевых функций
SU1043630A1 (ru) Модуль дл реализации бесповторных функций
SU1765818A1 (ru) Устройство дл вычислени симметрических булевых функций