RU2778678C1

RU2778678C1 - Логический модуль

Info

Publication number: RU2778678C1
Application number: RU2021117933A
Authority: RU
Inventors: Дмитрий Васильевич Андреев
Filing date: 2021-06-17
Publication date: 2022-08-23

Abstract

Изобретение относится к области вычислительной техники. Технический результат заключается в обеспечении реализации простых симметричных булевых функций, зависящих от 7 входных двоичных сигналов. Технический результат достигается за счет того, что логический модуль содержит три элемента И, два элемента ИЛИ и восемь мажоритарных элементов, причем i-й вход j-го мажоритарного элемента соединен с i-ми входами j-х элементов И, ИЛИ, вторые входы (i+3)-го, восьмого мажоритарных элементов и выход j-го элемента И подключены соответственно к выходам (i+2)-го, седьмого и второму входу (4×(j-1))-го мажоритарных элементов, выходы j-го, седьмого, восьмого мажоритарных элементов и j-й вход третьего элемента И соединены соответственно с третьими входами (11-4×j)-го, четвертого, шестого мажоритарных элементов и выходом j-го элемента ИЛИ, третьи входы пятого, восьмого и выход третьего мажоритарных элементов подключены соответственно к выходу третьего элемента И и первому входу восьмого мажоритарного элемента, а первые входы третьего, седьмого и первые входы четвертого, пятого мажоритарных элементов образуют соответственно первый и второй настроечные входы логического модуля, (i+3×(j-3))-й, седьмой информационные входы и выход которого соединены соответственно с i-м входом j-го, первым входом и выходом шестого мажоритарных элементов. 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2542920, кл. G06F 7/57, 2015 г.), которые с помощью константной настройки реализуют любую из простых симметричных булевых функций τ_(n-1)/2, τ_(n+1)/2, τ_3×(n-1)/4, зависящих от n аргументов - входных двоичных сигналов, при n=3.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ_(n-1)/2, τ_(n+1)/2, τ_3×(n-1)/4, при n=7.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2249844, кл. G06F 7/38, 2005 г.), который содержит элемент И, элемент ИЛИ, два мажоритарных элемента и с помощью константной настройки реализует любую из простых симметричных булевых функций τ_(n-1)/2, τ_(n+1)/2, τ_(n-1)/4, зависящих от n аргументов - входных двоичных сигналов, при n=3.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ_(n-1)/2, τ_(n+1)/2, τ_(n-1)/4, при n=7.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций τ_(n-1)/2, τ_(n+1)/2, τ_(n-1)/4, зависящих от n аргументов - входных двоичных сигналов, при n=7.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем элемент И, элемент ИЛИ и два мажоритарных элемента, особенность заключается в том, что в него дополнительно введены два элемента И, элемент ИЛИ и шесть мажоритарных элементов, причем i-й

вход j-го

мажоритарного элемента соединен с i-ми входами j-ых элементов И, ИЛИ, вторые входы (i+3)-го, восьмого мажоритарных элементов и выход j-го элемента И подключены соответственно к выходам (i+2)-го, седьмого и второму входу (4×j-1)-го мажоритарных элементов, выходы j-го, седьмого, восьмого мажоритарных элементов и j-й вход третьего элемента И соединены соответственно с третьими входами (11-4×j)-го, четвертого, шестого мажоритарных элементов и выходом j-го элемента ИЛИ, третьи входы пятого, восьмого и выход третьего мажоритарных элементов подключены соответственно к выходу третьего элемента И и первому входу восьмого мажоритарного элемента, а первые входы третьего, седьмого и первые входы четвертого, пятого мажоритарных элементов образуют соответственно первый и второй настроечные входы логического модуля, (i+3×j-3)-й, седьмой информационные входы и выход которого соединены соответственно с i-ым входом j-го, первым входом и выходом шестого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического модуля.

Логический модуль содержит элементы И 1₁, 1₂, 1₃, элементы ИЛИ 2₁, 2₂ и мажоритарные элементы 3₁,…,3₈, причем i-й

вход элемента 3_j

соединен с i-ми входами элементов 1_j, 2_j, вторые входы элементов 3_i+3, 3₈ и выход элемента 1_j подключены соответственно к выходам элементов 3_i+2, 3₇ и второму входу элемента 3_4×j-1, выходы элементов 3_j, 3₇, 3₈ и j-й вход элемента 1₃ соединены соответственно с третьими входами элементов 3_11-4×j, 3₄, 3₆ и выходом элемента 2_j, третьи входы элементов 3₅, 3₈ и выход элемента 3₃ подключены соответственно к выходу элемента 1₃ и первому входу элемента 3₈, а первые входы элементов 3₃, 3₇ и первые входы элементов 3₄, 3₅ образуют соответственно первый и второй настроечные входы логического модуля, (i+3×j-3)-й, седьмой информационные входы и выход которого соединены соответственно с i-ым входом элемента 3_j, первым входом и выходом элемента 3₆.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первом, втором настроечных входах фиксируются соответственно необходимые сигналы y₁,y₂ ∈{0,1} константной настройки. На его первый,…,седьмой информационные входы подаются соответственно двоичные сигналы х₁,…,х₇ ∈ {0,1}. На выходе мажоритарного элемента 3_m

имеем

, где

и #, ∨, ⋅ есть соответственно сигналы на первом, втором, третьем входах этого элемента и символы операций Maj, ИЛИ, И. Следовательно, сигнал на выходе элемента 3₆ определяется выражением

в котором

Таким образом, на выходе предлагаемого логического модуля получим

где τ₃,τ₄,τ₆ есть простые симметричные булевы функции семи аргументов x₁,…,х₇ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из простых симметричных булевых функций τ_(n-1)/2, τ_(n+1)/2, τ_(n-1)/4, зависящих от n аргументов - входных двоичных сигналов, при n=7.

Claims

Логический модуль, предназначенный для реализации простых симметричных булевых функций, содержащий элемент И, элемент ИЛИ и два мажоритарных элемента, отличающийся тем, что в него дополнительно введены два элемента И, элемент ИЛИ и шесть мажоритарных элементов, причем i-й
вход j-го
мажоритарного элемента соединен с i-ми входами j-х элементов И, ИЛИ, вторые входы (i+3)-го, восьмого мажоритарных элементов и выход j-го элемента И подключены соответственно к выходам (i+2)-го, седьмого и второму входу (4×j-1)-го мажоритарных элементов, выходы j-го, седьмого, восьмого мажоритарных элементов и j-й вход третьего элемента И соединены соответственно с третьими входами (11-4×j)-го, четвертого, шестого мажоритарных элементов и выходом j-го элемента ИЛИ, третьи входы пятого, восьмого и выход третьего мажоритарных элементов подключены соответственно к выходу третьего элемента И и первому входу восьмого мажоритарного элемента, а первые входы третьего, седьмого и первые входы четвертого, пятого мажоритарных элементов образуют соответственно первый и второй настроечные входы логического модуля, (i+3×j-3)-й, седьмой информационные входы и выход которого соединены соответственно с i-м входом j-го, первым входом и выходом шестого мажоритарных элементов.