RU2758187C1 - Логический модуль - Google Patents
Логический модуль Download PDFInfo
- Publication number
- RU2758187C1 RU2758187C1 RU2020135556A RU2020135556A RU2758187C1 RU 2758187 C1 RU2758187 C1 RU 2758187C1 RU 2020135556 A RU2020135556 A RU 2020135556A RU 2020135556 A RU2020135556 A RU 2020135556A RU 2758187 C1 RU2758187 C1 RU 2758187C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- elements
- inputs
- majority
- output
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
Abstract
Изобретение относится к области вычислительной техники. Техническим результатом изобретения является обеспечение реализации простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов, при n=7, и уменьшение относительного показателя схемной глубины. Раскрыт логический модуль, предназначенный для реализации простых симметричных булевых функций, содержащий два элемента И, два элемента ИЛИ и восемь мажоритарных элементов, причем второй вход первого, выход пятого и первый вход четвертого мажоритарных элементов соединены соответственно с вторым входом первого элемента ИЛИ, вторым входом шестого мажоритарного элемента и вторым настроечным входом логического модуля, пятый информационный и первый настроечный входы которого подключены соответственно к второму входу второго элемента И и первым входам третьего, седьмого мажоритарных элементов, при этом в него дополнительно введен третий элемент ИЛИ, первый и третий входы первого мажоритарного элемента соединены соответственно с первыми и третьими входами первых элементов И, ИЛИ, второй вход первого и i-й вход второго мажоритарных элементов подключены соответственно к второму входу первого элемента И и i-м входам вторых элементов И, ИЛИ, вторые входы четвертого, пятого, восьмого мажоритарных элементов и выход j-го элемента ИЛИ соединены соответственно с выходами третьего, четвертого, седьмого и вторым входом (4×j-1)-го мажоритарных элементов, выходы j-го, седьмого, восьмого мажоритарных элементов и j-й вход третьего элемента ИЛИ подключены соответственно к третьим входам (11-4×j)-го, четвертого, шестого мажоритарных элементов и выходу j-го элемента И, третьи входы пятого, восьмого и выход третьего мажоритарных элементов соединены соответственно с выходом третьего элемента ИЛИ и первым входом восьмого мажоритарного элемента, а i-й вход первого, первый, третий входы второго и первый вход пятого мажоритарных элементов подключены соответственно к i-му, четвертому, шестому информационным и второму настроечному входам логического модуля, седьмой информационный вход и выход которого соединены соответственно с первым входом и выходом шестого мажоритарного элемента. 1 ил.
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны логические модули (см., например, патент РФ 2697727, кл. G06F 7/38, 2019 г.), которые реализуют любую из простых симметричных булевых функций τ0,5×n-1,5, t0,5×n+0,5, τ5, зависящих от n аргументов - входных двоичных сигналов, при n=5 (τ1=х1 ∨ х2 ∨ х3 ∨ х4 ∨ х5, τ3=x1x2x3 ∨ x1x2x4 ∨ x1x2x3 ∨ x1x2x4 ∨ x1x3x5 ∨ x1x4x5 ∨ x2x3x4 ∨ x2x3x5 ∨ x2x4x5 ∨ x3x4x5, τ5=x1x2x3x4x5). При этом где h и есть соответственно схемная глубина, в частности, упомянутого аналога и ее относительный показатель.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ0,5×n-1,5, τ0,5×n+0,5, τ5 при n=7, и большая величина относительного показателя схемной глубины.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2580801, кл. G06F 7/38, 2016 г.), который содержит элементы И, элементы ИЛИ, мажоритарные элементы и реализует любую из простых симметричных булевых функций τ0,5×n-1,5, τ0,5×n+0,5, τ5, зависящих от n аргументов - входных двоичных сигналов, при n=5. При этом относительный показатель схемной глубины прототипа составляет
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ0,5×n-1,5, τ0,5×n+0,5, τ5 при n=7, и большая величина относительного показателя схемной глубины.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций τ0,5×n-1,5, τ0,5×n+0,5, τ5, зависящих от n аргументов - входных двоичных сигналов, при n=7 и уменьшение относительного показателя схемной глубины.
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем два элемента И, два элемента ИЛИ и восемь мажоритарных элементов, второй вход первого, выход пятого и первый вход четвертого мажоритарных элементов соединены соответственно с вторым входом первого элемента ИЛИ, вторым входом шестого мажоритарного элемента и вторым настроечным входом логического модуля, пятый информационный и первый настроечный входы которого подключены соответственно к второму входу второго элемента И и первым входам третьего, седьмого мажоритарных элементов, особенность заключается в том, что в него дополнительно введен третий элемент ИЛИ, первый и третий входы первого мажоритарного элемента соединены соответственно с первыми и третьими входами первых элементов И, ИЛИ, второй вход первого и i-й вход второго мажоритарных элементов подключены соответственно к второму входу первого элемента И и i-ым входам вторых элементов И, ИЛИ, вторые входы четвертого, пятого, восьмого мажоритарных элементов и выход j-го элемента ИЛИ соединены соответственно с выходами третьего, четвертого, седьмого и вторым входом (4×j-1)-го мажоритарных элементов, выходы j-го, седьмого, восьмого мажоритарных элементов и j-й вход третьего элемента ИЛИ подключены соответственно к третьим входам (11-4×j)-го, четвертого, шестого мажоритарных элементов и выходу j-го элемента И, третьи входы пятого, восьмого и выход третьего мажоритарных элементов соединены соответственно с выходом третьего элемента ИЛИ и первым входом восьмого мажоритарного элемента, а i-й вход первого, первый, третий входы второго и первый вход пятого мажоритарных элементов подключены соответственно к i-му, четвертому, шестому информационным и второму настроечному входам логического модуля, седьмой информационный вход и выход которого соединены соответственно с первым входом и выходом шестого мажоритарного элемента.
На чертеже представлена схема предлагаемого логического модуля. Логический модуль содержит элементы И 11, 12, элементы ИЛИ 21, 22, 23 и мажоритарные элементы 31, …, 38, причем i-й вход элемента 3j подключен к i-ым входам элементов 1j, 2j, вторые входы элементов 3i+3, 38 и выход элемента 2j соединены соответственно с выходами элементов 3i+2, 37 и вторым входом элемента 34×j-1, выходы элементов 3j, 37, 38 и j-й вход элемента 23 подключены соответственно к третьим входам элементов 311-4×j, 34, 36 и выходу элемента 1j, третьи входы элементов 35, 38 и выход элемента 33 соединены соответственно с выходом элемента 23 и первым входом элемента 38, а первые входы элементов 33, 37 и первые входы элементов 34, 35 образуют соответственно первый и второй настроечные входы логического модуля, (i+3×j-3)-й, седьмой информационные входы и выход которого подключены соответственно к i-му входу элемента 3j, первому входу и выходу элемента 36.
Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, …,седьмой информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы x1, …, x7 ∈ {0,1} и y1, y2 ∈ {0,1}. На выходе мажоритарного элемента 3m имеем есть соответственно сигналы на первом, втором, третьем входах этого элемента и символы операций Maj, ИЛИ, И. Следовательно, сигнал на выходе элемента 36 определяется выражением
где τ2,τ4,τ5 есть простые симметричные булевы функции семи аргументов xl, …, x7 (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует любую из простых симметричных булевых функций τ0,5×n-1,5, τ0,5×n+0,5, τ5, зависящих от n аргументов - входных двоичных сигналов, при n=7. При этом схемная глубина h предлагаемого логического модуля и ее относительный показатель составляют h=5 и
Claims (1)
- Логический модуль, предназначенный для реализации простых симметричных булевых функций, содержащий два элемента И, два элемента ИЛИ и восемь мажоритарных элементов, причем второй вход первого, выход пятого и первый вход четвертого мажоритарных элементов соединены соответственно с вторым входом первого элемента ИЛИ, вторым входом шестого мажоритарного элемента и вторым настроечным входом логического модуля, пятый информационный и первый настроечный входы которого подключены соответственно к второму входу второго элемента И и первым входам третьего, седьмого мажоритарных элементов, отличающийся тем, что в него дополнительно введен третий элемент ИЛИ, первый и третий входы первого мажоритарного элемента соединены соответственно с первыми и третьими входами первых элементов И, ИЛИ, второй вход первого и i-й вход второго мажоритарных элементов подключены соответственно к второму входу первого элемента И и i-м входам вторых элементов И, ИЛИ, вторые входы четвертого, пятого, восьмого мажоритарных элементов и выход j-го элемента ИЛИ соединены соответственно с выходами третьего, четвертого, седьмого и вторым входом (4×j-1)-го мажоритарных элементов, выходы j-го, седьмого, восьмого мажоритарных элементов и j-й вход третьего элемента ИЛИ подключены соответственно к третьим входам (11-4×j)-го, четвертого, шестого мажоритарных элементов и выходу j-го элемента И, третьи входы пятого, восьмого и выход третьего мажоритарных элементов соединены соответственно с выходом третьего элемента ИЛИ и первым входом восьмого мажоритарного элемента, а i-й вход первого, первый, третий входы второго и первый вход пятого мажоритарных элементов подключены соответственно к i-му, четвертому, шестому информационным и второму настроечному входам логического модуля, седьмой информационный вход и выход которого соединены соответственно с первым входом и выходом шестого мажоритарного элемента.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2020135556A RU2758187C1 (ru) | 2020-10-28 | 2020-10-28 | Логический модуль |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2020135556A RU2758187C1 (ru) | 2020-10-28 | 2020-10-28 | Логический модуль |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2758187C1 true RU2758187C1 (ru) | 2021-10-26 |
Family
ID=78289680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2020135556A RU2758187C1 (ru) | 2020-10-28 | 2020-10-28 | Логический модуль |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2758187C1 (ru) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110085662A1 (en) * | 2009-10-14 | 2011-04-14 | Chaologix, Inc. | High utilization universal logic array with variable circuit topology and logistic map circuit to realize a variety of logic gates with constant power signatures |
RU2580801C1 (ru) * | 2015-03-17 | 2016-04-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2626345C1 (ru) * | 2016-03-02 | 2017-07-26 | Олег Александрович Козелков | Логический вычислитель |
RU2697727C2 (ru) * | 2017-11-10 | 2019-08-19 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
-
2020
- 2020-10-28 RU RU2020135556A patent/RU2758187C1/ru active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110085662A1 (en) * | 2009-10-14 | 2011-04-14 | Chaologix, Inc. | High utilization universal logic array with variable circuit topology and logistic map circuit to realize a variety of logic gates with constant power signatures |
RU2580801C1 (ru) * | 2015-03-17 | 2016-04-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2626345C1 (ru) * | 2016-03-02 | 2017-07-26 | Олег Александрович Козелков | Логический вычислитель |
RU2697727C2 (ru) * | 2017-11-10 | 2019-08-19 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2647639C1 (ru) | Логический преобразователь | |
RU2701461C1 (ru) | Мажоритарный модуль | |
RU2286594C1 (ru) | Логический модуль | |
RU2621281C1 (ru) | Логический преобразователь | |
RU2472209C1 (ru) | Логический модуль | |
RU2641454C2 (ru) | Логический преобразователь | |
RU2629451C1 (ru) | Логический преобразователь | |
RU2703675C1 (ru) | Логический преобразователь | |
RU2758187C1 (ru) | Логический модуль | |
RU2701464C1 (ru) | Логический преобразователь | |
RU2393528C2 (ru) | Логический модуль | |
RU2249844C2 (ru) | Логический модуль | |
RU2718209C1 (ru) | Логический модуль | |
RU2621376C1 (ru) | Логический модуль | |
RU2300137C1 (ru) | Мажоритарный модуль | |
RU2676888C1 (ru) | Логический модуль | |
RU2778678C1 (ru) | Логический модуль | |
RU2700557C1 (ru) | Логический преобразователь | |
RU2757830C1 (ru) | Логический модуль | |
RU2758188C1 (ru) | Логический модуль | |
RU2629452C1 (ru) | Логический преобразователь | |
RU2634229C1 (ru) | Логический преобразователь | |
RU2700550C1 (ru) | Логический модуль | |
RU2700556C1 (ru) | Логический преобразователь | |
RU2710877C1 (ru) | Мажоритарный модуль |