SU1728962A1 - Цифровой интерпол ционный фильтр - Google Patents

Цифровой интерпол ционный фильтр Download PDF

Info

Publication number
SU1728962A1
SU1728962A1 SU904808774A SU4808774A SU1728962A1 SU 1728962 A1 SU1728962 A1 SU 1728962A1 SU 904808774 A SU904808774 A SU 904808774A SU 4808774 A SU4808774 A SU 4808774A SU 1728962 A1 SU1728962 A1 SU 1728962A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
inputs
outputs
output
input
Prior art date
Application number
SU904808774A
Other languages
English (en)
Inventor
Леонид Викторович Вариченко
Мырослав Ярославович Дэдышин
Роман Богданович Поповыч
Михаил Аркадьевич Раков
Александр Ильич Устрехов
Original Assignee
Научно-Исследовательский Институт Бытовой Радиоэлектронной Аппаратуры
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Исследовательский Институт Бытовой Радиоэлектронной Аппаратуры filed Critical Научно-Исследовательский Институт Бытовой Радиоэлектронной Аппаратуры
Priority to SU904808774A priority Critical patent/SU1728962A1/ru
Application granted granted Critical
Publication of SU1728962A1 publication Critical patent/SU1728962A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к информационно-измерительной технике, и обработке сиг- налов и может использоватьс  при увеличении частоты дискретизации цифровой последовательности. Изобретение позвол ет уменьшить аппаратурные затраты на реализацию фильтра за счет снижени  емкости блока посто нной пам ти. Устройство содержит регистры, блок коммутации, блок посто нной пам ти, сумматор, триггеры программно-временной блок, информационный , тактовый входы, вход Пуск и информационные выходы. 9 ил.

Description

Изобретение относитс  к информационно-измерительной технике и обработке сигналов и может использоватьс  при увеличении частоты дискретизации цифровой последовательности.
Известен цифровой транверсальный фильтр, содержащий линию задержки с отводами и преобразователь кода, выполненный в виде посто нного запоминающего устройства (ПЗУ).
Недостатком этого фильтра  вл ютс  большие аппаратурные затраты, обусловленные необходимостью использовани  ПЗУ большого объема, равного 2 N+1 m двоичных чисел, где N - число отводов линии задержки; m - разр дность входных чисел. Например, при реализации фильтра с 96 отводами v 16-разр дными входными данными требуемый обьем ПЗУ составит 2 двоичных чисел, что практически нереализуемо .
Наиболее близким к предлагаемому  в- (У) л етс  цифровой нерекурсивный фильтр. / содержащий группу из N последовательно соединенных регистров сдвига, блок посто нной пам ти, три регистра, сумматор, программно-временной блок, формирователь поправки, блок коммутаций, элемент ИСК-.
ЛЮЧАЮЩЕЕ ИЛИ.
Алгоритм работы фильтра основан на гО преобразовании уравнени  свертки дл  вы- 00 числени  выходного сигнала цифрового не- sQ рекурсивного фильтра таким образом, что Qs дл  заданных коэффициентов фильтра вы- ко ходное значение можно вычислить с помощью лишь операций сложени  и сдвига. Это достигаетс  путем введени  функции разр дов отсчетов входной последовательности с N двоичными, аргументами (N - дли- на импульсного отклика фильтра) и выполнени  сложени  сдвинутых значений этой функции. Функци  характеризуетс  конечным числом возможных значений, которые хран тс  в ПЗУ.
Недостатком этого фильтра  вл ютс  большие аппаратурные затраты, которые обусловлены большим объемом требуемого ПЗУ, когда импульсный отклик фильтра имеет значительную длину.
Цель изобретени  - уменьшение аппаратурных затрат на реализацию фильтра.
Поставленна  цель достигаетс  тем, что в цифровой интерпол ционный фильтр, содержащий группу регистров, выходы разр дов каждого предыдущего регистра группы соединены с одноименными информационными входами разр дов каждого последующегорегистрагруппы , программно-временной блок, первые, второй третий и четвертые выходы которого соединены соответственно с одноименными адресными входами блока коммутации, тактовыми входами первого, второго регистров и одноименными управл ющими входами третьего регистра, выходы блока коммутации соединены с одноименными информационными входами первого регистра , блок посто нной пам ти, выходы которого соединены с одноименными информационными входами второго регистра , выходы которого соединены с одноименными первыми входами суммы сумматора, выходы разр дов суммы которого соединены с одноименными информационными входами разр дов третьего регистра, выходы разр дов которого  вл ютс  информационными выходами фильтра , введены четвертый и п тый регистры, триггеры и шина нулевого потенциала, информационные входы разр дов первого регистра группы  вл ютс  информационными входами, фильтра, выход младшего разр да и последовательный информационный вход каждого регистра группы объединены соответственно и подключены к соответствующим информационным входам блока коммутации, тактовый вход программно- временного блока объединен с тактовыми входами регистров группы, третьего, четвертого и п того регистров и  вл етс  тактовым входом фильтра, вход Пуск программно-временного блока  вл етс  входом Пуск фильтра п тые, шестые, седьмой, восьмые, дев тый и дес тый выходы программно-временного блока соединены соответственно с одноименными управл ющими входами регистров группы, одноименными первыми входами блока посто нной пам ти.ус- тановочным входом второго регистра, одноименными управл ющими входами четвертого регистра, тактовыми входами первого, второго триггеров и установочными входами первого, второго
триггеров, третьего, четвертого и п того регистров , выходы первого регистра соединены с одноименными вторыми входами блока посто нной пам ти, вторые входы суммы сумматора подключены к выходам одноименных разр дов третьего регистра, выход младшего разр да которого соединен с последовательным информационным входом четвертого регистра, выходы которого  вл 0 ютс  информационными выходами фильтра , информационный вход и выход первого триггера подключены соответственно к выходу старшего разр да суммы сумматора и последовательному информационному вхо5 ду третьего регистра, выходы разр дов переноса сумматора соединены с одноименными информационными входами разр дов п того регистра, кроме информационного входа младшего рахр да, инфор0 мационный вход младшего разр да п того регистра подключен к шине нулевого потенциала, информационный вход и выход второго триггера подключены соответственно к выходу старшего разр да переноса сумматора и по5 следовательному информационному входу п того регистра, выходы которого соединены с одноименными входами переноса сумматора , управл ющие входы п того регистра подключены к одноименным чет0 вертым выходам программно-временного блока, одиннадцатый выход которого  вл етс  управл ющим выходом фильтра.
На фиг. 1 приведена функциональна  схема цифрового интерпол ционного филь5 тра; на фиг. 2 - функциональна  схема блока коммутации; на фиг. 3 - функциональна  схема сумматора; на фиг. 4 - временные диаграммы , по сн ющие работу фильтра, на фиг. 5 - функциональна  схема программно-вре0 менного блока; на фиг. 6-8 - временные диаграммы работы программно-временного блока; на фиг. 9 - функциональна  схема элемента задержки на п тактов.
Фильтр содержит (фиг. 1) группу регист5 ров 1о...123, блок 2 коммутации, первый ре: гистр 3, блок 4 посто нной пам ти, второй регистр 5, сумматор 6, первый триггер 7, третий и четвертый регистры 8 и 9, второй триггер 10, п тый регистр 11, программно0 временный блок 12, информационный вход 13, тактовый вход 14, вход 15 Пуск и информационные выходы 16.
Блок 2 коммутации содержит (фиг. 2) мультиплексоры 17о...17д. входы 18 данных
5 и выходы 19 данных.
Сумматор 6 содержит (фиг. 3) полные одноразр дные сумма торы 6o...6ie.
Программно-временной блок 12 содер- жит(фиг. 5)счетчик 20. триггеры 21-23, мультиплексор 24, элемент 1/125, триггеры 26-28,
элемент ИЛИ 29, триггеры 30-32, элемент И 33, элемент ИЛИ 34, элемент 35 задержки на три такта, элементы И 36 и 37, элемент 38 задержки на два такта, элемент 39 задержки на четыре такта, триггер 40, элемент ИЛИ 41, элементы И 42 и 43, счетчик 44, элемент И 45, элементы НЕ 46 и 47, элемент 48 задержки на два такта, триггер 49 и элементы ИЛИ 50 и 51.
Элементы 35, 38, 39 и 48 задержки на п тактов содержит (фиг. 9) триггеры 521,..52п.
Идеальна  процедура интерпол ции при увеличении частоты дискретизации в L раз предполагает формирование последовательности v(n), включающей L-1 отсчет с нулевой амплитудой в интервалах между значени ми исходной последовательности х(п). Затем последоветельсность v(n) пропускает через идеальный фильтр нижних частот с характеристикой, равной L в полосе частот I о)  /Т и равной нулю в полосе частот л /Т I а)   /Т1, где Т1 T/L - новый период дискретизации.
Поскольку создать идеальный фильтр нижних частот практически невозможно, то используютс  цифровые фильтры, аппроксимирующие идеальную характеристику. Дл  большинства случаев (например, в звуковой технике) приемлимыми  вл ютс  значени  отклонени  характеристики пор дка ± 70 дБ в полосе задерживани  и ± 0,3 дБ в полосе пропускани . Этим услови м дл  случа  L 4 удовлетвор ет фильтр с конечной импульсной характеристикой длины, равной 96, и с линейной фазой.
Расчетные значени  коэффициентов такого фильтра приведены в таблице.
Учитыва  то обсто тельство, что только 1/4 часть входных отсчетов  вл етс  нулевой , можно по 24 входным отсчетам х(п), . х(п-1),..., х(п-23) получить четыре последовательных значени х выходных отсчетов у0(п) yi(n), y2(n), уз(п).
Учет симметрии коэффициентов п hgs-i.
i 0,1 47 позвол ет уменьшить объем
ПЗУ, необходимый дл  хранени  значений частичных сумм произведений с участием этих коэффициентов.
Выходные отсчеты цифрового интерпол ционного фильтра вычисл ютс  согласно следующим выражени м:
Y0(,-j) ((п-2),6х1п-ЖЬиХ(п-6) b xto-S) h xin-m (x( foiaxfo-3/ b20x.(T S) 8xf/7-7y+hjeA -9/+fr+0x(n-tO/ (г7 - in- bigx(i7- Wj +h fo-tfA + Ьз5х.6ь15)Ь47.хГг7-12У + Ь7 x (n- 2.2)J h1s(n-20f+h2j(n-1®Jt. (731хСгг -16/ + Ь39лГп- } +Ь„хЈп-13/} }И)
Y n VCLyfoAhgXfa-Z) Ь„х(п-4/ «Ьих(л-6)Ч„х(п-8) - b«j fo-li J
Lb4x(i7-1)J h,,xfP-3)f 2fXfn-S)J+hMxfn:7y Ьлх(г}-9);Ь((
(n- 2 lA f,8x(r -I9) «h26x(n-i7) IS A
bv6x - yj b6xfi7-22y+n Afrj-20y .)J + f/3ff(n-(6)- h;jjX(ro-f f)J+
42
Л{Г7-13)},
Y2(r)Ј2J{fh2x(n)1+b1ej fn-2} hf8x(n- f} +
t Ь26ХСП -б/+ И31(К(/7 8) т7ихГг7-11)Ъ016А(г7-1)
(гг-зУ Ь2з 1(п-5Аь х(г лЛнзбх(-9А t fn-lo xfrj-ZSytbjXfn l/ hj fn-ig) хГп-17)(п-15У Ч5хГи-12/ - hJxfr-22 h0)t(r1-2«J h,2)x(n-{8)J 1,г&хСп- бАьэтх(п-)гх(п-1Л }/ С Y3fn) Ј (пА h X/n-2J h 9X(n- ) /Ь х -бАн иСв-в Ь хГп-ИЛ дГп А
h1sx -3AMn-s) Vfn 7; T4x 9jV,
„xfr- v(- VM9jJJ
b -iT xru-K xfo-izy t х(г7-г2) « hl2x(f7-2(Ah20x( i7-t8)J Ьгб x (r -16)J hM(n- ) h,e xfn -f3)J|} ,
I. .W
где X(K)J - j-й разр д входного отсчета х(к); m - количество разр дов входных отсчетов (т 16).
Согласно формулам (1)-(4) вычисление значений выходных отсчетов производитс  путем накоплени  взвешенных сумм произведений j-x разр дов входных отсчетов на
соответствующие значени  24 коэффициентов фильтра, j-ты разр ды принимают значени  нул  или единицы. При этом суммы из 24 произведений разбиваютс  на четыре суммы по 6 произведений кажда . В формулах (1)-(4) суммы из б произведений заключены в квадратные скобки. Их возможные значени  хран тс  .в ПЗУ.
Число возможных значений суммы 6 произведений-равно 26 64. Общее число
различных сумм 6 произведений, необходимых дл  получени  всех четырех выходных отсчетов, равно 8. Заметим, что за счет сигт метрии коэффициентов фильтра дл  получ( ни  уз(п) и уз(п) нужны те же частичны суммы, что и дл  получени  соответственн yi(n) и у2(п). Таким образом, в ПЗУ необходь
мо хранить 8 таблиц по 64 значени  в каждой , т.е. всего 8 64 512 значений.
Максимальные значени , которые хран тс  в ПЗУ, определ ютс  максимальным значением суммы коэффициентов фильтра, вход щих в частичные произведени . Дл  уменьшени  разр дности ПЗУ слагаемые группируютс  в частичные суммы таким образом (исход  из конкретных значений коэффициентов ), чтобы максимальные значени  всех частичных сумм были приблизительно равны. Предпосылкой возможности уменьшени  разр дности  вл етс  то, что, как правило, коэффициенты имеют большие значени  дл  начальных индексов и быстро уменьшаютс  с увеличением индекса-коэффициента . Соотношение между значени ми начального и последнего коэффициентов может составл ть 10 . Поэтому возможно добитьс  существенной экономии объема ПЗУ, а также уменьшить разр дность накапливающего сумматора. Необходимые перекоммутации можно осуществить перед подачей разр дов входных отсчетов на ПЗУ.
Выражени  (1)-(4) записаны с учетом перегруппировки слагаемых. Максимальное значение (по абсолютной величине) каждой частичной суммы не превышает 2 . С учетом знакового разр да разр дность ПЗУ равна 15.
После накоплени  слагаемого выходного отсчета, которое формируетс  младшими разр дами () всех входных данных (в приведенных формулах эти слагаемые заключены в фигурные скобки, младший (нулевой) разр д накопленной суммы больше не будет принимать участие в процессе накоплени  и может хранитьс  отдельно. Точно так же после накоплени  слагаемого выходного отсчета, сформированного первыми разр дами () всех входных данных, первый разр д накопленной суммы не будет принимать участие в процессе накоплени  и может хранитьс  отдельно и т.д. При аппаратурной реализации накапливающего сумматора это позвол ет избежать увеличени  разр дной сетки сумматора с увеличением количества слагаемых. Разр дна  сетка определ етс  максимальным значением, которое может быть получено при сложении четырех частичных сумм. Дл  рассматриваемого случа  это значение равно 2 , а с учетом знакового разр да необходимо 17 разр дов.
Фильтр работает следующим образом.
Значени  входных отсчетов, поступающие на вход 13 устройства, последовательно записываютс  в группу регистров 1о...123. При этом на n-м шаге записи в первом регистре 1о будет записано значение отсчета х(п), во втором регистре 11 - значение отсче0
5
0
5
0
5
0
5
0
5
та х(п-1), в третьем регистре 12 - значение отсчета х(п-2) и т.д., в двадцать четвертом регистре 123 значение отсчета х(п-23). Запись происходит после установлени  в середине нулевого периода на входах управлени  сдвигом влево 15.5 Ор. и сдвигом вправо 15.5 1р. сигналов единичного уровн  по приходу фронта тактового сигнала F с входа 14. В середине первого периода тактовой частоты на выходах 15.5 - Ор. и 15.5 - 1р. блока 12 устанавливаютс  нулевые сигналы, которые перевод т регистры 1о...123 в режиме хранени  данных. В первом периоде тактовой частоты значени  младших (нулевых) разр дов x(n-i)° входных данных х(п), х(п-1)х(п-23)с выходов младших разр дов Qo регистров 1о...123 поступают на вход данных блока 2 коммутации, В блоке 2 коммутации производитс  коммутаци  определенных шести из 24 входов не шесть выходов по управл щим сигналам, поступающим с выходов 15.1 блока 12.
Коммутаци  производитс  в соответствии с индексами i дл  x(n-i) в выражени х (1)-(4). В первом такте коммутируютс  входы , номер которых соответствует значению i в x(n-i) дл  первых шести составл ющих в выражении (1). В следующем такте - дл  вторых шести составл ющих, затем дл  третьих шести составл ющих и, наконец, дл  четвертых шести составл ющих. Затем все циклически повтор етс . Например (фиг. 2), в первом такте на выходы 19.0...19.5 будут коммутироватьс  входы 18.0, 18.2, 18.4, 18.6, 18.8 и 18.11 соответственно, во втором такте - входы 18.1, 18.3, 18.5, 18.7, 18.9, 18.10 и т.д.
С выходов блока 2 коммутации сигналы поступают по шестиразр дной шине на входы регистра 3 и в начале второго периода тактовой частоты занос тс  в этот регистр по управл ющему сигналу входа 15.2. В это же врем  значени  нулевых разр дов x(n-i)° входных данных, поступающие на входы блока 2, коммутируютс  в соответствии с описанной процедурой.
В начале третьего, периода тактовой частоты значени  этих сигналов записываютс  в регистр 3.
Во втором периоде тактовой частоты данные, записанные в регистр 3 в его начале , по шестиразр дной шине поступают на входы младших разр дов адреса блока 4. На входах 15.6 старших трех разр дов блока 4 устанавливаетс  код номера таблицы. Номер таблицы соответствует индексу i(...7) дл  hi в первом слагаемом каждой частичной суммы в (1)-(4). При вычислении уо(п) номера таблиц будут в соответствии с (1) чередоватьс  следующим образом: i 0, 4, 3, 7. Кажда  таблица содержит все возможные
коммутаци  нулевых разр дов x(n-i)° входных данных в блоке 2 коммутации; запись в регистр 3 данных с выхода блока 2 коммутации , сформированных в предыдущем такте; запись в регистр 5 значени  частичной суммы , сформированного на выходах блока 4 в
54 комбинации сумм шести коэффициентов фильтра hi в соответствующей частичной сумме, По значению, поступающему на вход младших разр дов адреса блока 4 во втором периоде тактовой частоты, производитс  выборка одного из 64, наперед вычисленного из хран щегос  в таблице i 0, значени  первой частичной суммы. В начале третьего периода тактовой частоты значение частичной суммы записываетс  по управл ющему сигналу в регистр 5 и с его выхода поступает на первые входы в сумматор 6, на входы которого поступают данные с выходов регистра 8, а на входы переноса - данные с выходов регистра 11. Сумматор 6 представ л ет собой набор полных одноразр дных сумматоров (фиг. 3), Значений разр дов переносов , сформированные в определенном такте работы, подаютс  в следующем тактеа через регистр триггер 10 на входы пе-4 реносов со сдвигом на один разр дов сторф- ну старших разр дов. При этом.на нулев,е$Г вход переноса посто нно подаетс ;щйебое значение (младший вход регистра, соединен с шиной нулевого потенциала).. :
Так как отрицательные значени  прёд- ставл ютс  в устройстве в дополнительном коде, то. необходимо продублировать знаковый разр д, поступающий на вход Bi4 сум-. матора 6 в старших разр дах Вfs и Bie первого входа этого сумматора. A Taic как результат суммировани  предусматривает-, с  в процессе вычислени  сдвигать в стора- ну младших разр дов, то необходима по сдвиге значение вводимого старшего разр да сохран ть равным значению старшего разр да. Это обеспечиваетс  путем хране: ни  старших разр дов слова суммы и слава переноса в триггерах 7 и 10 соответственно. При сдвиге младшие разр ды слова суммы записываютс  в регистр 9.
В начале третьего периода тактовой частоты значени  нулевых разр дов x(n-i)° входных данных с выходов младших разр дов Qo регистров 1о...1аз поступают на вход данных блока 2, где производитс  соответствующа  коммутаци .
В начале четвертого периода тактовой частоты производитс  только обнуление содержимого регистров 8,,9 и 11 и триггеров 7 и 10 по управл ющему сигналу с входа 15.10.. В начале п того периода тактовой частоты производ тс  следующие операции:
10
15
20
5
о
5
0
5
0
5
предыдущем такте; запись в регистры 8 и 11 и триггеры 7 и 10 значений слова суммы и слова переноса, сформировавшихс  в предыдущем такте на выходах сумматора 6 по управл ющим сигналам с входов 15.4 и 15.9.
В середине п того периода тактовой частоты на выходе 15.5- 1р. блока 12 устанавливаетс  единичный сигнал, который переводит регистры 1о...123 в режим сдвига разр дов данных влево (в сторону младших разр дов). Сдвиг производитс  по приходу фронта импульсов тактовой частоты F. В середине следующего периода на выходе 15.5-1 р. устанавливаетс  нулевой сигнал, перевод щий регистры 1с....123 в режим хранени  данных. Так как в регистрах 1о...123 выходы младших разр дов Qo соединены с входами данных при сдвиге влево DL, то этот сдвиг будет циклическим.
В начале шестого периода тактовой частоты происходит сдвиг разр дов данных в регистрах 10...123, и значени  первых разр дов x(n-i)1 входных данных с выходов млад- ших разр дов Qo входных регистров поступают на входы данных блока 2 коммутации . Кроме того, выполн ютс  все те операции , которые производились в п том периоде тактовой частоты. В результате в регистрах 8 и 11 и триггерах 7 и 10 запишутс  значени  слова суммы и слова переноса дл  суммы значений первой и второй частичных сумм в соответствии с (1).
Действи  в седьмом и восьмом периодах тактовой частоты полностью повтор ют действи  в п том периоде. В результате в регистрах 8 и 11 и триггерах 7 и 10 записываютс  значени  дл  суммы значений всех четырех частичных сумм в соответствии с (1),
В дев том периоде тактовой частоты происходит лишь сдвиг данных в регистрах 8, 9 и 11 по управл ющим сигналам с входов 15.4 и 15.8. После этого на второй вход сумматора 6 поступает сдвинута  на один разр д в сторону младших разр дов накопленна  сумма с выхода регистра 8. На первый вход сумматора 6 поступает значение частичной суммы, выбранное из блока 4 по коду первых разр дов входных данных (т.е. сдвинутых относительно предыдущих, нулевых, разр дов на один разр д), а на вход переноса - сдвинутое на один разр д слово с выходов регистра 11.
Затем в каждых следующих п ти периодах тактовой частоты полностью повтор етс  процедура, описанна  в п том - дев том периодах. Так будет продолжатьс  до тех пор, пока в сумматоре 6 и регистрах 8, 9 и 11 не накоп тс  значени  частичных сумм от всех 16 разр дов входных данных. При этом в начале 81-го периода тактовой
11
частоты происходит очередной сдвиг разр дов данных в регистрах 1о...1аз, на выходах которых оп ть устанавливаютс  значени  нулевых разр дов x(n-i)° входных данных, которые будут использоватьс  при вычислении второго выходного отсчета у i(n). Операции в 81-м и 82-м периодах полностью повтор ютс  операции в 6-м и 7-м периодах тактовой частоты.
В 83-м периоде тактовой частоты производитс  только запись в регистры 8 иг 11 и триггеры 7 и 10 значений суммы со слова переноса, сформировавшихс  в предыду1 щем такте, т.е. слова суммы со слова переноса результирующего значени  уо(п), а также обнуление регистра 5 управл ющим сигналом с входа 15.7.
В следующих 16 тактах (84-89) выполн етс  операци  сложени  слова суммы и слова переноса. При этом на первый вход сумматора 6 поступает нулевое значение с регистра 5, на второй вход - данные с выхода регистра 8 (слово суммы), а на вход переноса - данные с выхода регистра 11. (слово переноса). На каждом такте в сумматоре 6 производ тс  сложение слова суммы со словом переноса и запись результатов в регистры 8 и 11 и триггеры 7 и 10 по управл ющим сигналам с входов 15.4 и 15.9. Так как разр ды выходного слова переноса с регистра 11 поступают на входы слова переноса сумматора 6 со сдвигом на один разр д с сторону старших разр дов, то через 16 тактов в 99-м такте в регистре 11 будет хранитьс  нулевое значение, а в регистре 8-старшие разр ды выходного результата уб(п), в регистре 9 - младшие разр ды выходного результата уо(п). В середине 99- го такта на управл ющем выходе 15.11 формируетс  импульс, по фронту которого производитс  перезапись во внешнее устройство значени  у0(п) с выхода 16.
В начале 100-го такта производ тс  запись в регистр 3 значени  с выхода блока 2 коммутации, в котором с 82-го такта посто нно сохран лось значение комбинации нулевых разр дов дл  выборки значени  второй частичной суммы дл  yi(n), запись в регистр 5 значени  первой частичной суммы с выхода блока 4. В середине 100-го такта производитс  обнуление регистров 8, 9 и 11 и триггеров 7 и 10.
Работа устройства в тактах с 101-го по 196-й полностью повтор ет работу устройства 4-99-м тактах. Разница состоит лишь в ином формировании номеров таблиц на управл ющих выходах 15.6 в соответствии с индексом i (при hi в первом слагаемом каждой частичной суммы) в (2) дл  вычислени  У|(П).
2896212
В середнине 196-го периода тактовой частоты на управл ющем выходе 15.1 Т формируетс  импульс, по фронту которого производитс  перезапись во внешнее
5 устройство значени  yi(n) с выходов 16. Аналогично вычисл етс  значение у2(п) в 197- 293-м тактах и значение уз(п) в 294-390-м тактах. При этом в начале 372-го периода тактовой частоты вместо сдвига разр дов
10 данных в регистрах 1о...,123 производитс , запись нового входного отсчета в регистр 1о и перезапись данных в остальных регистрах Н..123 путем формировани  дополнительного единичного сигнала на управл ющем
15 выходе 15.5 - Ор, аналогично первому периоду тактовой частоты. В остальном при вычислении последующих выходных значений Уо(п+1), yi(n-H), y2(n+1), уз(п+1), ус(п+2),... ра- бота устройства полностью повтор ет опи20 санную.
Блок 12 работает следующим образом (фиг. 1,4-9).
Управл ющие сигналы, формируемые на выходах блока 12, периодически повтор 25 ютс  при вычислении каждого выходного злачени . Исключение составл ет управл ющий сигнал с выхода 15.5 - Ор, который формируетс  в четыре раза реже.
Начальные установки производ тс  до
З о начала работы единичным уровнем сигнала Пуск. При этом производ тс  запись в счетчик 20 двоичного значени  1111 (путем подачи единичных значений на входы данных и тактовый вход счетчика 20) установле35 ниеединичныхзначений-втриггерах 22 и 23, а также обнуление через элемент ИЛИ 29 триггеров 30-32, а через элемент ИЛИ 41 - триггера 40 и второго счетчика 44. На выходе переполнени  счетчика 20 уста40 новитс  активный единичный уровень . Единичные сигналы, поступающие на входы элемента И 25, устанавливают на его выходе, который  вл етс  выходом 15.5 - Ор., единичный уровень.
45 Единичный уровень с инверсного выхода триггера 40 разрешает прохождение через элемент И 43 импульсов тактовой частоты F. Инвертированные на элементе НЕ 46 импульсы тактовой частоты F посту50 пают на тактовый вход триггера 30.
С приходом1 нулевого значени  сигнала Пуск на входах обнулени  триггеров 30-32 устанавливаетс  нулевой уровень и импульсами инвертированной тактовой частоты
55 производитс  счет в счетчике, выполненном на триггерах 30-32 (счет производитс  по фронту тактовых сигналов), фиг. 6. Через четыре периода тактовой частоты на пр мых выходах триггеров 30 и 31 и инверсном выходе триггера 32 установ тс  единичные значени , по которым на выходе элемента И
33 установитс  единичное значение, которое через элемент ИЛИ 29 производит обнуление триггеров 30-32. Затем весь процесс повтор етс . Сигнал на инверсном выходе 15.5-1 р. триггера 32  вл етс  выходным управл ющим сигналом.
После установлени  на пр мом выходе триггера 32 единичного значени  (в середине 1-го периода тактовой частоты), которое поступает на вход счета счетчика 20, на выходе переноса счетчика 20 установитс  нулевое значение и, затем, на выходе элемента И 25 устанавливаетс  нулевое значение . Нулевое значение с выхода переноса с задержкой на пол периода тактовой частоты записываетс  в триггер 21 и с его инверсного выхода поступает на счетчик, выполненный на триггерах 22 и 23..При этом на пр мых выходах.триггеров 22 и 23 установитс  двоичное значение 00, а на инверсных - значение 11. При вычислени х каждого выходного значени  у(п) на выходе переполнени  счетчика 20 формируетс  сигнал переполнени  Р, который через триггер 21 с задержкой на полпериода тактовой частоты поступает на вход триггера 22 и увеличивает значение счетчика на триггерах 22 и 23 на единицу. При вычислении первого выходного значени  на выходах счетчика устанавливаетс  двоичное значение 00, второго - 01, третьего - 10. четвертого - 11, п того - 00 и т.д. Сигналы переполнени , сформированные при вычислении четвертого , восьмого и т.д. значений, поступают через элемент И 25 на выход 15.5 - Ор.
Сигнал переполнени  с выхода счетчика 20 также поступает через элемент 38 задержки на два такта на тактовый вход триггера 40. Содержимое триггера 40 (нулевое значение на пр мом выходе) при этом измен етс  на противоположное (единичное ), на инверсном выходе устанавливаетс  нулевое значение, которое запрещает прохождение импульсов тактовой частоты F через элемент И 43. Единичное значение с пр мого выхода триггера 40 разрешает прохождение импульсов тактовой частоты через элемент 42. Импульсы тактовой частоты с выхода элемента поступают на вход счета счетчика 44, на выходе переноса которого через 15 периодов тактовой частоты установитс  активное единичное значение. После задержки на элементе 48 задержки на два такта этим единичным сигналом через элемент ИЛИ 41 производитс  обнуление триггера 40 и счетчика 44. При этом оп ть разрешаетс  прохождение импульсов тактовой частоты F через элемент И 43.
Сигнал с выхода 15.11 элемента 48 задержки на два такта  вл етс  управл ющим
5
сигналом. Этот сигнал, задержанный на один период тактовой частоты на триггере 49, поступает на первый вход элемента ИЛИ 51, на второй вход которого поступает за- 5 держанный на 4 такта на элементе 39 сигнал Пуск. Выход элемента ИЛИ 51  вл етс  управл ющим выходом 15.10.
Пр мой выход триггера 40  вл етс  управл ющим выходом 15.7. 1 Управл ющие сигналы на выходах 15.2, 15.3, 15.4 и 15.8 формируютс  следующим образом. ,
Сигнал Пуск и сигнал с пр мого выхода триггера 32 поступают через элемент 1 ИЛИ 34 на вход данных элемента 35 задержки на три такта. На тактовый вход этой схемы поступают импульсы тактовой частоты с элемента НЕ 46. Задержанный на три „ периода тактовой частоты сигнал с пр мого выхода элемента 35 поступает на выход 15.4 младшего разр да управл ющего сигнала. На выход старшего разр да этого сигнала посто нно поступает значение логической единицы.
Задержанный на три периода тактовой частоты сигнал с инверсного выхода элемента 15 поступает на 15.8 выход старшего разр да управл ющего сигнала. На выход - младшего разр да этого сигнала посто нно поступает значение логического нул .
Импульсы тактовой частоты F через элемент И 36, управл емый с инверсного выхода элемента 35 з-адержки на три такта, поступают на выходы 15.2 и 15.3.
После установлени  на инверсном выходе триггера 40 нулевого значени  прекращаетс  поступление через элемент И 43 импульсов тактовой частоты. При этом пре- кращаетс  формирование сигналов на выхо- дах 15.2, 5.3, 15.4 и 15.8. Формирование этих сигналов возобновл етс  после установлени  на инверсном выходе триггера 40 единичного значени .
Управл ющий сигнал на выходе 15.9 формируетс  следующим образом.
Единичный сигнал с пр мого выхода триггера 40 разрешает прохождение тактовых импульсов через элемент И 45 на второй вход элемента ИЛИ 50. На первый вход элемента ИЛИ 50 поступает управл ющий сигнал с выхода 15.2. На выходе 15.9 элемента ИЛИ 50 получаем управл ющий сигнал.
Управл ющий сигнал на выходе 15.1 формируетс  следующим образом.
На входы обнулени  триггеров 26-28 в начале первого периода тактовой частоты поступает сигнал с выхода элемента И 37. который устанавливает на выходах этих триггеров нулевое значение. Импульсами тактовой частоты, поступающими с выхода
5
0
5
15
15.2 на тактовый вход триггера 26, на выходах 15.1 триггеров 26 и 27, представл ющих собой счетчик импульсов по модулю 4, формируютс  соответственно младший и старший разр ды управл ющего сигнала.
Управл ющий сигнал на выходе 15.6 формируетс  следующим образом.
На первые и вторые входы мультиплексора 24 поступают сигналы соответственно с пр мых и инверсных выходов счетчика, выполненного на триггерах 22 и 23. Управление мультиплексором 24 осуществл етс  с выхода триггера 28, на тактовый вход которого поступают сигналы с пр мого выхода триггера 26. Выходы мультиплексора  вл ютс  выходами 15.6 двух младших разр дов
управл ющего сигнала. Инверсный выход триггера 26  вл етс  выходом 15.7 старшего разр да управл ющего сигнала.
Элемент задержки на п тактов работает следующим образом (фиг. 9).
Данные, поступающие на вход триггера 52i, записываютс  по приходу фронта первого тактового сигнала на триггер 52i,. По приходу фронта второго тактового сигнала данные перезаписываютс  (с задержкой на один такт) в триггер 522 и т.д.
В известных решени х дл  реализации фильтра требуютс  большие аппаратурные затраты. Это затрудн ет реализацию фильтра в виде интегральной схемы. В предлагаемом решении аппаратурные затраты на реализацию блока посто нной пам ти уменьшены в 2 раза за счет учета при вычислени х симметрии коэффициентов импульсного отклика фильтра. Кроме того, с учетом широкого разброса значений коэффициентов конкретного импульсного отклика достигаетс  дальнейша  экономи  аппаратурных затрат на реализацию ПЗУ и уменьшение разр дности накапливающего сумматора.
Фильтр может использоватьс  дл  увеличени  в 4 раза частоты дискретизации цифрового сигнала звукового диапазона в системах проигрывани  компакт-дисков, цифровых магнитофонах и т.п.

Claims (1)

  1. Формула изобретени 
    Цифровой интерпол ционный фильтр, содержащий группу регистров, выходы разр дов каждого предыдущего регистра группы соеди- нены с одноименными информационными входами разр дов каждого последующего регистра группы, программно-временной блок, первые, второй, третий и четвертые выходы которого соединены соответственно с одноименными адресными входами блока коммутации, тактовыми входами первого , второго регистров и одноименными управл ющими входами третьего регистра,
    1728962
    16
    выходы блока коммутации соединены с одноименными информационными входами первого регистра, блок посто нной пам ти, выходы которого соединены с одноименными информационными входами второго регистра , выходы которого соединены с одноименными первыми входами суммы сумматора, выходы разр дов суммы которого соединены с оноименными информационными входами разр дов третьего регистра, выходы разр дов которого  вл ютс  информационными выходами фильтра , отличающийс  тем, что, с целью уменьшени  аппаратурных затрат на реализацию фильтра, в него введены четвертый, плтый регистры, триггеры и шина нулевого потенциала, информационные входы разр дов первого регистра группы  вл ютс  информационными входами фильтра, выход младшего разр да и последовательный информационный вход каждого регистра груп- пы объединены соответственно и подключены к соответствующим информационным входам блока коммутации, тактовый вход программно-временного блока объединен с тактовыми входами регистров группы, третьего, четвертого и п того регистров и  вл етс  тактовым входом фильтра, вход Пуск программно-временного блока  вл етс  входом Пуск фильтра, п тые, шестые , седьмой, восьмые, дев тый и дес тый выходы программно-временного блока соединены соответственно с одноименными управл ющими входами регистров группы, одноименными первыми входами блока посто нной пам ти, установочным входом второго регистра, одноименными управл ющими входами четвертого регистра, тактовыми входами первого, второго триггеров и установочными входами первого, второго триггеров,третьего, четвертого и п того регистров , выходы первого регистра соединены с одноименными вторыми входами блока посто нной пам ти, вторые входы суммы сумматора подключены к выходам одноименных разр дов третьего регистра, выход младшего разр да которого соединен с информационным входом четвертого регистра , выходы которого  вл ютс  0 информационными выходами фильтра, информационный вход и выход первого триггера подключены соответственно к выходу старшего разр да суммы сумматора и последовательному информационному входу третьего регистра, выходы разр дов переноса сумматора соединены с одноименными информационными входами разр дов п того регистра, кроме информационного входа младшего разр да, информационный вход младшего разр да п того регистра
    5
    0
    5
    0
    5
    5
    5
    17
    подключен к шине нулевого потенциала, информационный вход и выход второго триггера подключены соответственно к выходу старшего разр да переноса сумматора и последовательному информационному входу п того регистра, выходы которого соедине
    18
    ны с одноименными входами переноса сумматора , управл ющие входы п того регистра подключены к одноименным четвертым выходам программно-временной: блока, одиннадцатый выход которого  вл  етс  управл ющим выходом фильтра.
    Примечание.
    Количество отсчетов импульсной характеристики фильтра 96; максимальна  ошибка в полосе задерживани  дБ; максимальна  ошибка в полосе пропускани  +0,3 дв; коэффициент масштабировани , при котором характеристи ка не отклон етс  от заданных пределов .
    И #
    6 19
    Фие.З
    T21 T22
    Ш И25
    Зад .38 TW №Z
    Л/т
    P.CTVi
    3ad.W 15,11
    TtS 75.70
    3ad39
    i
    I
    I--I
    ngrur-TjTi«na
    5ГП(2.(7
    n
    Фиг. 7
SU904808774A 1990-04-02 1990-04-02 Цифровой интерпол ционный фильтр SU1728962A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904808774A SU1728962A1 (ru) 1990-04-02 1990-04-02 Цифровой интерпол ционный фильтр

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904808774A SU1728962A1 (ru) 1990-04-02 1990-04-02 Цифровой интерпол ционный фильтр

Publications (1)

Publication Number Publication Date
SU1728962A1 true SU1728962A1 (ru) 1992-04-23

Family

ID=21505328

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904808774A SU1728962A1 (ru) 1990-04-02 1990-04-02 Цифровой интерпол ционный фильтр

Country Status (1)

Country Link
SU (1) SU1728962A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1045384, кл. Н 03 Н 15/00,1982. Авторское свидетельство СССР № 1429294,кл. Н 03 Н 17/06, 1987. *

Similar Documents

Publication Publication Date Title
US4344149A (en) Decimation, linear phase, digital FIR filter
US5729483A (en) Implementation of a digital interpolation filter and method
US5710729A (en) Filtering method and digital over sampler filter with a finite impulse response having a simplified control unit
SU1728962A1 (ru) Цифровой интерпол ционный фильтр
SU1357976A1 (ru) Цифровой фильтр
SU1051537A1 (ru) Устройство дл воспроизведени квадратичной зависимости
SU1332519A1 (ru) Цифровой нерекурсивный фильтр
SU1653153A1 (ru) Делитель частоты с переменным коэффициентом делени
SU961103A1 (ru) Устройство дл вычислени коэффициентов цифрового фильтра
RU2057364C1 (ru) Программируемый цифровой фильтр
SU1387174A1 (ru) Цифровой фильтр
RU2006076C1 (ru) Устройство для восстановления речевого сигнала
RU1783519C (ru) Устройство дл умножени @ -разр дных двоичных чисел
SU1566366A1 (ru) Устройство дл решени систем линейных алгебраических уравнений
SU1171804A1 (ru) Цифровой формирователь спектра
SU1024909A1 (ru) Множительное устройство
SU817703A1 (ru) Устройство дл умножени и делени пОСлЕдОВАТЕльНО-пАРАллЕльНОгОдЕйСТВи
SU1589383A1 (ru) Цифровой фильтр с линейной дельта-модул цией
SU1262519A1 (ru) Устройство дл логической обработки информации
SU1631558A1 (ru) Специализированный процессор дл цифровой фильтрации
SU919054A1 (ru) Цифровой фильтр
RU1795442C (ru) Устройство дл задержки информации с контролем
SU1686457A1 (ru) Устройство дл умножени полиномов над пол ми GF(2 @ )
SU788104A1 (ru) Преобразователь кода гре в параллельный двоичный код
SU1166105A1 (ru) Устройство дл вычислени суммы квадратов двух числоимпульсных величин