SU1171804A1 - Цифровой формирователь спектра - Google Patents

Description

выход синхронизатора подключены соответственно к адресному и управл ющему входам второго блока пам ти, информационный вьгход адресного счетчика (кроме старшего разр да) поразр дно подключен к адресному входу блока пам ти коэффициентов, восьмой выход синхронизатора подключен к входу генератора спорного напр жени  и входу синхронизации регистра, информационный выход первого счетчика и дев тый выход синхронизатора соответственно подключены к адресному и управл ющему входам первого блока пам ти, дев тьй, дес тьй и одиннадцатый выходы синхронизатора и выход

узла сравнени  блока управлени  соответственно подключены к группе входов кода управлени  регистра сдвига , в5сод запуска синхронизатора блока управлени   вл етс  входом запуска формировател , информационньй вькод второго блока пам ти подключен к ВХОДУ дешифратора, выход которого подключен к управл клцему входу сумматора-вычитател , информационный выход регистра подключен к второму входу узла сравнени  блока управлени , второй информационный вход мультиплексора которого подключен к информационному выходу первого блока пам ти.

Изобретение относитс  к вычислительной технике и может быть использовано дл  моделировани  случайных процессов при исследовании сложных систем, fe частности дл  воспроизведени  случайньк вибропроцессов с заданной спектральной плотностью мощности при исследовании надежности сложных систем с помощью вибростендо

Цель изобретени  - расишрение

функциональных возможностей устройства за счет формировани  случайных процессов с произвольной фазочастотной характеристикой.

-h(k) - h(N + k) , если x(n - k) -h(k) +h(N + k), если x(n - k) h(k) - h(N + k) , если x(n - k) h(k) + h(N + k), если x(n - k)

-h(k) - h(N + k), -h(k) + h(N + k), h(k) - h(N + k), h(k) + h(N + k).

Обозначим Z(k, 1) h(k)+ h(N +

k) и Z(k, 2) h(k) - h(N+ k) ,

-ii(k, 1) , еслиx(n - k)

Y, j-ZCk, 2), еслиx(n - k)

Z(k, 2), еслиx(n - k)

Z(k, 1), еслиx(n - k)

В предлагаемом цифровом формирователе спектра применен другой подход к решению задач увеличени  быстродействи  цифрового нерекурсивного ;фильтра бинарного сигнала с нелинейной фазочастотной характеристикой и увеличени  точности задани  спектральной плотности мощностц.

Положим Z(k) h(k)x(n - k) + + h.(N + k).x(n - N - k) , тогда дл  рассчитанной весовой функции цифрового нерекурсивного фильтра с заданной (в общем случае - нелинейной) фазочастотной характеристикой процесс образовани  будет следующий.

x(n

k),

k) k) k) k) k), x(n

k), x(n k). x(n

тогда процесс образовани  Z(k) можно представить в виде

-1и х(п - k) х(п- N - k),

-1и х(п - k) х(п- N - k),

1и х(п - k) х(п- N - k),

1и х(п - k) х(п- N - k) ,

3

Если расчет Z(k, j), где j 1,2 произвести на ЭВМ (в блоке задани , коэффициентов), а в блок весовых коэффициентов цифрового фильтра записать рассчитанные значени  Z(k,j) формирование одного выходного отсчета уСп) можно осуществить, как и в случае формировани  случайного процесса с линейной фазочастотной характеристикой в известном устройстве , за N элементарньт тактов при помощи только одного цифрового нерекурсивного фильтра.

Увеличение точности задани  спектральной плотности мощности при одновременном упрощении устройства достигаетс  в предлагаемом цифровом формирователе спектра применением двух умножителей вькодных отсчетов генерируемого .случайного процесса. При этом первый цифровой. , умножитель , реализованньй на регистре сдвига (регистр сдвига выполн ет также функции регистра-аккумул тора накапливающего сумматора), осуществл етс  умножение кодов выходных отсчетов на  вл ющуюс  целой степенью числа два величину, такую, что результате умножени  кодов выходных отсчетов н-а дайную величину используетс  полна  разр дна  сетка цифроаналогового преобразовател . Второй аналоговьпЧ умножитель предназначен дл  управлени  уровнем генерируемого процесса..

На фиг. 1 представлена схема цифрового- формировател  спектра на фиг. 2 - структурна  схема блока управлени ; на фиг. -3 - временна  диаграмма.

Цифровой формирователь спектра содержит информационный вход 1 устройства , блок 2 (оперативной) пам ти , блок 3 управлени , блок 4 пам ти коэффициентов, сумматор-вычитатель 5, регистр (пам ти) 6, цифроаналоговый преобразователь 7, фильтр 8 низких частот, вход 9 задани  коэффициентов, элемент ИСКЛЮЧАЩЕЁ ИЛИ 10, блок 11 (оперативной) пам ти , регистр 12 сдвига, генератор 13 опорного напр жени .

Блок 3 управлени  содержит синхронизатор 14,адресный счетчик 15, счетчик 16, узел 17 сравнени , элемент И 18, мультиплексор 19, дешифратор 20 (формировани  Кода операции ) и счетчик 21.

718044

Цифровой формирователь спектра работает следующим образом.

Дл  обеспечени  генерировани  цифровым формирователем спектра 5 случайного процесса с заданной спектральной платностью мощности осуществл етс  расчет весовых коэффициентов h(k) цифрового нерекурсивного фильтра в соответствии с одним 10 из Известных алгоритмов, обеспечиваю1цих максимальную точность задани  спектральной плотности мощности. Их массива полученных весовых коэффициентов цифрового фильтра форми15 РУютс  пары весовых коэффициентов h(k) и h(N + k), где k О, 1, ..., N - 1, и вычисл ютс  их линейные комбинации : сумма

20 k, 1) h(k) + h(N + k) разность

Z-(k, 2) h(k) - h(N + k). Полученный массив величин Z(k,j) 5 масштабируетс  в соответствии с фор- мулой

Z(k, j)

I r .

2(k, j)

Т

макс {

km, J

Затем осуществл етс  расчет коэффициента передачи цифрового фильтра без учета выполнени  операции сдвига

км

г макс {Z(k, l)/,/Z(k, 2)j.

МО

По полученному значению коэффициента передачи цифрового фильтра определ етс  величина Р,  вл юща с  целым числом:

Р L - log |SJ,

где L - разр дность регистра сдвига; означает операцию вз ти 

ближайшего целого числа, не

меньшего log р.

Величина Р определ ет количество сдвигов в регистре сдвига в сторону старших разр дов кодов отсчетов формируемого случайного процесса, при котором старший значащий разр д максимально возможного кода выходного отсчета не выйдет за пределы разр дной сетки регистра сдвига.

Далее осуществл етс  расчет величины V, записьшаемой в блок задани  опорного напр жени , по формуле

V 2макс{/г(тп, j)/j ,

т.е. цифровой фильтр имеет коэффициент передачи, равный расчетному, .

Цифровой формирователь спектра имеет два режима работы: режим записи коэффициентов в блоки устройства и режим генерировани  случайного процесса с заданной спектральной плотностью мощности.

Первый импульс подтверждени  выдачи данных, формируемый по входу запуска, переводит синхронизатор 14 блока 3 управлени  в режим записи коэффициентов, одновременно синхронизатором 14 формируетс  импульс записи информации, поступающей с входа 9 задани  коэффициентов, в регистр 6 пам ти и генератор 13 опорного напр жени . Синхронизатором 14 формируетс  также импульс сброса в нуль адресного счетчика 15 блока 3

управлени . I

В режиме записи коэффициентов от ключаетс  внутренний генератор тактовых импульсов синхронизатора 14, а к первому адресному разр ду входа блока 4 пам ти коэффициентов подключаетс  через мультиплексор 19 выход разр да адресного счетчика 15.

Запись величин Z(.k, 1) пар весовых коэффициентов цифрового нерекурсивного фильтра осуществл етс  в -четные  чейки пам ти блока 4 пам ти коэффициентов на тактах режима записи с второго по (N + 1)-й такт причем запись величин Z(kj 1) осуществл етс  в пор дке возрастани  индексов k.

Запись величин i;(k, 2) разностей пар весовых коэффициентов цифрового фильтра осуществл етс  в нечетные  чейки пам ти Д блока пам ти коэффициентов на тактах режима записи коэффициентов с (N + 2)-го по (2N + 1)-ь1й такт в пор дке возрастани  индексов k.

На (2N + 1)-ом такте режима записи сигнал, по вл ющийс  на (Й-+ 1)-ом вьпсоде адресного счетчика 15 блока

3управлени , переводит синхронизатор 14 в режим генерировани  случайного процесса, подключаетс  внутренний генератор тактовых импульсов синхронизатора 14, а к первому адресному разр ду входа блока

4пам ти коэффициентов подключаетс  через мультиплексор 19 блока 3 управлени  выход блока 11 оперативной пам ти.

В режиме генерировани  случайного 5 процесса работа цифрового формировател  спектра в установившемс  режиме происходит следующим образом. Формирование одного выходного отсчета у(п) случайного процесса to осуществл етс  в. устройстве за (N + Ь) элементарных тактов где мо1кс+ 1 м.йкс максимально .возможное значение величины Р, определ емое рассчетно. Следует отметить, что S« N.

На первом элементарном тактеформировани  очередного отсчета, у(п) выходного случайного процесса счетчик 21 блока 3 управлени  формирует

0 код адресов  чеек пам ти блоков 2 и 11 оперативной пам ти, в которых записаны код элемента х(п) случайной бинарной последовательности, генерируемой по входу 1, и код ре5 зультата анализа на равнозначность элементов х(п) и х(п - N) соответственно . Адресный счетчик 15 формирует разр ды с второго по Л-й кода адреса пары  чеек пам ти блока 4

0 пам ти коэффициентов, в которых записаны коды величины ZCu, j). Выбор определенной величины 2(0, 1) или 2i(0, 2) осуществл етс  по -первому разр ду кода адреса блока 4 пам ти коэффициентов, поступающему через мультиплексор 19 с выхрда блока 11 оперативной пам ти. Код величины Z(0, j) с выхода блока 4 пам ти коэффициентов поступает на вход сумматора-вычитател  5, на другой вход которого поступает код нул  с выхода предварительно обнуленного регистра 12 сдвига. .Код операции сумматора-вычитател  5 задаетс  дешифратором 20 формировани  кода операции блока 3 управлени , на- вход которой поступает с выхода блока 2 оперативной пам ти код элемента х(п) входной случайной последова0 тельности, определ ющий код операции: код операции вычитани  из кода, поступающего с выхода регистра 12 сдвига, кода величины 2(0, j), если х(п), и код операции сложени , если

5 х(п) - 1. Код результата выполненной операции, представл ющий собой частичную , записываетс  в регистр 12 сдвига. Аналогично, на втором элементарном такте формировани  очередного выходного отсчета из блока 4 пам ти коэффициентов выбираетс  код соответ ствующей величины ZUj J), который поступает на первый вход сумматоравычитателл 5, на второй вход которого поступает с выхода регистра сдвига ,12 код частичной суммы 2(0, j)x(n). Код операции сумматора вычитател  5, определ емый кодом элемента к(п - 1) входной последова тельности, задаетс  дешифратором 20 формировани  кода операции. Код результата выполненной операции, пред ставл ющий собой частичную сумму, записываетс  в регистр 12 сдвига. На i-M элементарном такте формировани  очередного отсчета у(п) выходного случайного процесса счетчик 21 блока 3 управлени  формирует КОД адресов  чеек пам ти блоков 2 и 11 оперативной пам ти, в которых записаны код элемента x(N - i + 1) случайной бинарной последовательнос ти, генерируемой по входу, и код результата на равнозначность кодов элементов х(п - i 1) и х(п - N - i + 1) соответственно. АдГресньй счетчик 15 формирует разр ды с второго по R-й кода адреса пары  чеек пам ти блока 4 пам ти коэффициентов в которых записаны коды величин . - 1, j). Выбор определенной величины (i -1,1) или 2(1 -1,2) осуществл етс  по первому разр ду кода адреса блока 4 пам ти коэффици ентов, поступающему через мультиплексор 19 с выхода блока 11 оперативной пам ти. Код величины 2(1 - 1 J) с выхода блока 4 пам ти коэффици ентов поступает на первый вход сумматора-вычитател  5, на второй вход .которого поступает с выхода регист|а сдвига 12 код частичной суммы 1-2 2(k - j)-x(n - k). Код операции сумматора-вычитател  5 задаетс  дешифратором 20 формировани  кода операции, на вход которой поступает с выхода блока 2 оперативной пам ти код элемента х(п - 1 + 1) входной случайной последовательности, определ ющий код операции сумматоравьмитател  5:код операции вычитани  из кода частичной суммы кода велиины - , j) если х(п- 1) 0 и код операции сложени , если (п - 1 + 1) 1. Код результата ьшолненной операции, представл юi-1 ийсобой частичную сумму . 2(k,j) х(,п - k) , записываетс  в регистр 12 сдвига. На (N - 1)-м элементарном такте формировани  очередного выходного отсчета у(п) из блока 4 пам ти коэффициентов выбираетс  код соответствующей величины 2(N - 2, j), кото ,рый поступает на первый вход сумматора-вычитател  5, на второй вход которого поступает с выхода регистра сдвига 12 код частичной суммы 5Iz(k, j)x(n - k). Код операции сумматора-вычитател  5, определ емый кодом элемента х(п - N+ 2) входной последовательности, задаетс  дешифратором 20 формировани  кода операции блока 3 управлени  ..Код результата вьтолненной операции, представл ющий собой частичную сумму N-1 X. 2(k, j)K(n - k) записываетс  в регистр 12 сдвига. На N-M элементарном такте формировани  очередного отсчета у(п) выходного случайного процесса счетчик 21 блока 3 управлени  формирует код адресов пары  чеек пам ти блоков 2 и 11 оперативной пам ти, в которых записаны код элемента х(п - N -+ 1) случайной входной последовательности и код результата анализа на равнозначность кодов элементов х(п - N + 1) и х(п - 2N + 1) соотвественно . Адресный счетчик 15 блока 3 управлени  формирует разр ды с второго по R-и кода адреса пары  чеек пам ти и блока 4 пам ти коэффициентов , в которых записаны коды величин Z(bi - 1, j) , Выбор определенной величины Z(N - 1, 1) или 2(N -1,2) осуществл етс  по первому разр ду кода адреса блока 4 пам ти коэффициентов, поступающему через мультиплексор 19 блока 3 управлени  с выхода блока 11 оперативной пам ти. Код величины ( ) с выхода блока 4 пам ти коэффициентов поступает на первый вход сумматоравычитател  5, на второй вход которого поступает с выхода регистра сдвига 12 код частичной суммы. Код операции сумматора-вычитател  5, определ емый кодом элемента х(п - N + 1) входной случайной последователь ности, задаетс  дешифратором 20 формировани  кода. Код результата выполненной операции, представл ющий собой окончательную сумму м-1 Z(k, j)x(n - k), КеО записываетс В регистр 12 сдвига. На (N + 1)-м элементарном такте работы устройства счетчик 21 блока 3 управлени  не измен ет код адресов  чеек пам ти блоков 2 и 11 оперативной пам ти, по которым записаны код элемента х(п - N + 1) случайной входной последовательности и код результата анализа на равнозначность кодов элементов х(п - N + 1) и х(п - 2N + 1) соответственно. Код элемента х(п - N + 1) с выхода блока 2 оперативной пам ти поступает на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10, на другой вход которого поступает с входа 1 код элемента х(п +1).. Запись кода результата анализа на равнозначность кодов элементов х(п +1) и х(п - N + 1) входной случайной последовательности, посту пающего с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 на информационный вход блока 11 оперативной пам ти, осущест вл етс  по сигналу вырабатываемому синхронизатором 14 блока 3 управлени . Регистр 12 сдвига на (N + 1)-м элементарном такте переводитс  CHHJt ронизатором 14 из режима параллельн записи информации с выхода сумматора-вычитател  5 в режим, сдвига записанной в него информации, одновреме но синхронизатор 14 выдает на установочный вход счетчика 16 сигнал разрешени  счета синхроимпульсов, поступающих через открытьй узлом 17 сравнени  кодов элемент И 18. На (N + 2)-м элементарном такте осуществл етс  запись кода элемента х(п + 1) входной случайной последовательности в  чейку пам ти блока 2 оперативной пам ти, в которой ранее бьт записан код элемента х(п - N + + 1), а также осуществл етс  сдвиг информации в регистре 12 сдвига еще на один разр д в сторону старших разр дов. С (N + 3)-го по (N + Р)-й элементарный такт осуществл етс  сдвиг .информации в сторону старших разр дов в регистре 12 сдвига. На (JN + Р)-м элементарном такте код состо ни  на выходе счетчика 16, На счетный вход которого поступило -в режиме счета Р-импульсов, станет равным коду величины Р, хран щемус  в регистре 6 пам ти, и узел 17 сравнени  закроет элемент И 18, . на следующих элементарных тактах на счетный вход счетчика 16 синхроимпульсы поступать не будут и код состо ни  на выходе счетчика 16 не изменитс . Узлом 17 сравнени  задаетс  также режим хранени  информации регистру 12 сдвига, в ко22L .Z(k, j)x(n - k). с (N + 1)-го по (N + 8 - 1)-й элементарный такт никакие операции в устройстве не производ тс . На (N + S)-M элементарном такте кад выходного отсчета ) записываетс  в регистр цифроаналогового преобразовател  7, на аналоговый вход опорного напр жени  которого поступает с выхода генератора 13 задани  опорного напр жени  посто нное напр жение величиной U, Аналоговый дискретный случайный сигнал с выхода цифроаналогового преобразовател  7 поступает на вход фильтра 8 низкик частот, осуществл ющего подавление нерабочих повторов в спектре формируемого процесса. На следующем элементарном такте,  вл ющемс  первым тактом формировани  очередного выходного отсчета у(п + 1), по сигналам, формируемым синхронизатором 14 блока 3 управлени , производитс  обнуление регистра 12 сдвига и счетчика 16 блока 3 управлени . Регистру 12 сдвига задаетс  режим параллельной записи информации. На первом элементарном такте формировани  очередного выходного отсчета у(п + 1) формируетс , перва  частична  сумма, котора  записываетс  в регистр 12 сдвига.

О-

Дальнейшее функционирование устройства происходит аналогично вышеописанному .

Фиг.2 Запись кО гкрициентоЙ Геиециуобатк случайного / npovfcca ---. й-iP

Claims (1)

1. ЦИФРОВОЙ ФОРМИРОВАТЕЛЬ СПЕКТРА, содержащий цифроаналоговый преобразователь, выход которого под-, ключей к входу фильтра низких частот, выход которого является информационным выходом формирователя, блок памяти коэффициентов, выход которого подключен к первому входу сумматора-вьгчитателя, информационный вход блока памяти коэффициентов соединен с информационным входом регистра и является входом задания коэффициентов формирователя, первый бЛок памяти и блок управления, о тличающийся тем, что, с целью расширения функциональных возможностей за счет формирования спектра с нелинейной фазочастотной характеристикой, в него введены регистр сдвига, генератор опорного напряжения, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и второй блок памяти, выход которого подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вьсход которого подключен к информационному входу первого блока памяти, выход сумматоравычитателя подключен к информационному входу регистра сдвига, выход которого подключен к второму входу сумматора-вычитателя и информацион- . ному входу цифроаналогового преобразователя, управляющий вход которого подключен к выходу генератора опорного напряжения, управляющий вход которого соединен с информационным входом регистра, информационный вход второго блока памяти объединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и является информацион- с ным входом формирователя, причем ~ блок управления содержит первый и второй счетчики, дешифратор, адресный счетчик, мультиплексор, элемент И, узел сравнения и синхронизатор, первый и второй выходы которого подключены соответственно к входу сброса и счетному входу адресного счетчика, -выход старшего разряда которого подключен к первому информационному входу мультиплексора, управляющий вход которого подключен к третьему. входу синхронизатора, четвертый выход которого подключен к счетному входу первого счетчика, пятый выход синхронизатора подключен к первому входу элемента И, выход которого подключен к счетному входу второго счетчика, информационный выход которого подключен к первому входу узла сравнения, выход переполнения адресного счетчика подключен к входу останова синхронизатора, шестой выход которого подключен к входу сброса второго счетчика, выход разрядов первого счетчика и седьмой

   SU „,.1171804 выход синхронизатора подключены соответственно к адресному и управляющему входам второго блока памяти, информационный выход адресного счетчика (кроме старшего разряда) поразрядно подключен к адресному входу блока памяти коэффициентов, восьмой выход синхронизатора подключен к входу генератора опорного напряжения и входу синхронизации регистра, информационный выход первого счетчика и девятый выход синхронизатора соответственно подключены к адресному и управляющему входам первого блока памяти, девятый, десятый и одиннадцатый выходы синхронизатора и выход узла сравнения блока управления Соответственно подключены к группе входов кода управления регистра сдвига, вкод запуска синхронизатора блока управления является входом запуска формирователя, информационный выход второго блока памяти подключен к входу дешифратора, выход которого подключен к управляющему входу сумматора-вычитателя, информацион ный выход регистра подключен к второму входу узла сравнения блока управления, второй информационный вход мультиплексора которого подключен к информационному выходу первого блока памяти.

   к вычислибыть испольслучайных