SU1695521A2

SU1695521A2 - Устройство дл контрол канала св зи

Info

Publication number: SU1695521A2
Application number: SU894727631A
Authority: SU
Inventors: Василий Иванович Шевчук; Владимир Петрович Пацук; Наталия Алексеевна Соколова; Владимир Ефимович Перлов
Original assignee: Киевское Отделение Центрального Научно-Исследовательского Института Связи
Priority date: 1989-08-07
Filing date: 1989-08-07
Publication date: 1991-11-30

Abstract

Изобретение относитс к электросв зи. Цель изобретени - повышение точности контрол путем вы влени сбоев и ошибок устройства. Блок 5 контрол датчика и блок 6 контрол формирователей позвол ют вы вить сбои и ошибки на передаче. Прием из канала 20 испытательной комбинации на входной регистр сопровождаетс поразр дным контролем записи, а затем и чтени из него на прот жении анализа всей испытательной комбинации. Сбои, зафиксированные на передаче, выдаютс на блок 7 регистрации приемной части устройства контрол канала этой же станции. Кроме того, блок 7 регистрации с помощью таймера 16 фиксирует и врем по влени этих событий, На приеме показатели качества контролируемого канала 20, сбои собственных устройств приема, а также врем их по влени , отмечаемое таймером 16, фиксируют болтом 7 регистрации. Сопоставив цре- м по влени сбоев на передаче и приеме, а также показатели качества контролируемого канала 20 на приеме, уточн ют оценку каналов св зи исключением показателей сбоев из трех событий составл ющих показатели качества канала, которые совпадают по времени с собственными сбо ми. 1 ил.

Description

Изобретение относитс к технике электросв зи и может быть использовано при контроле качества каналов передачи данных и вл етс дополнительным к авт. св. № 1592953.

Цель изобретени - повышение точности контрол путем вы влени сбоев и ошибок самого устройства.

На чертеже представлена структурна функциональна схема устройства дл контрол канала св зи.

Устройство дл контрол канала св зи содержит на передаче датчик 1 испытательного текста, формирователь 2. повтор емых

номеров, блок 3 управлени циклами, формирователь 4 обратного чтени ,блок 5 контрол датчика и блок 6 контрол формирователей, а на приеме - блок 7 регистрации , блок 8 сравнени номеров, датчик 9 контрольного текста, генератор 10 импульсов , анализатор 11, блок 12 управлени циклами , формирователь 13 обратного чтени , формирователь 14 повтор емых номеров, блок 15 сравнени , таймер 16, блок 17 контрол регистра, блок 18 контрол формирователей и блок 19 контрол датчика. На чертеже показан также контролируемый канал 20 св зи.

О 4D СЯ 01

ю

Устройство работает следующим образом .

Датчик 1 по сигналу Запрос очередной комбинации (ЗОК) формирует сигнал Запись счетчика (ЗпСчк), который устанавливает в счетчике очередной М-разр дный номер циклических номеров. Этот же номер одновременно устанавливаетс в аналогичном счетчике блока 5 контрол формирователей по сигналу ЗпСчк,поступившему от датчика 1 испытательного текста. Предыдущее состо ние счетчика блока 5 контрол датчика также поддерживалось одинаковым по отношению к счетчику датчика 1 испытательного текста с помощью сигнала Информаци записи (Инф Зп), поступающего из датчика 1 испытательного текста. Затем М-разр дный номер из счетчика датчика 1 испытательного текста переписываетс в регистры формировател 2 повтор емых номеров и формировател 4 обратного чтени по первому импульсу сигнала Тактовые импульсы (ТИ) при наличии разрешающего сигнала Разрешение записи (РшЗп), поступающего как на входы формировател 2 повтор емых номеров, так и на аналогичные входы формировател 4 обратного чтени , поступающего из блока 3 управлени циклами. После этого в случае правильного формировани очередного номера счетчика датчика 1 испытательного текста и верной перезаписи номера в регистр формировател 2 повтор емых номеров на его выходе устанавливают идентичный номер, который поступает на схему поразр дного сравнени номеров блока 5 контрол датчика, на другие входы схемы которой поступает такой же номер от счетчика блока 5 контрол датчика, при наличии разрешающего сигнала Разрешение контрол (Рш Контр), поступающего на блок 5 контрол датчика из блока 6 контрол формирователей, где его формируют по сигналу Начало обмена (НО), поступающему из датчика 1 испытательного текста, После полной установки номеров на выходах регистра формировател 2 повтор емых номеров и выходе счетчика блока 5 контрол датчика на вход последнего с выхода блока 3 управлени циклами поступает сигнал РшЗп, по спаду которого формируют опрос схемы сравнени блока 5 контрол датчика . Если номера равны, то сигнал Сбой датчика (Сбой Датч) не формируетс . Если не равны, то по сигналу опроса формируетс сигнал Сбой Датч, который поступает на блок 7 регистрации приема противоположного направлени передачи. V Затем тю ранее названным сигналам ТИ и Рш Зп, поступающим на входы

формировател 4 обратного чтени и .формировател 2 повтор емых номеров, с выхода последнего на вход контролируемого канала св зи поступают испытательные

комбинации. Одновременно с выхода формировател 2 повтор емых номеров на вход оперативного запоминающего устройства (ОЗУ) блока 6 контрол формирователей поступает аналогична испытательна комби0 наци в виде сигнала Информационна комбинаци (Инф К). Первые 2М-разр дов сигнала Инф ((записываютс в ОЗУ, а последующие совместно с выходом информации из ОЗУ поступают на схему сравнени . Уп5 равление записью в ОЗУ осуществл ют сигналом НО, поступающим из датчика 1 испытательного текста, а запись и опрос ОЗУ осуществл ют по сигналу СИ Сдвиг, поступающему из блока 3 управлени цик0 лами, Если при выдаче в контролируемый канал 20 св зи происходит сбой какого-либо разр да испытательной комбинации, то в результате сравнени такой комбинации из первоначально записанными в ОЗУ 2М раз5 р дами схемой сравнени блока 6 контрол формирователей будет обнаружен сбой, который в виде сигнала Сбой формирователей (Сбой форм) поступает с выхода блока 6 контрол формирователей на блок 7 реги0 страции приема одноименной станции. Врем по влени перечисленных событий (Сбой Датч и Сбой Форм.) фиксируют блоком 7 регистрации.

На приеме датчик 9, формирователь 14,

5 блок 19, формирователь 13, блок 18 и блок 12 работают аналогично соответствующим блокам 1, 2, 5, 4, 6 и 3 на передаче. При этом сигналы сбо Сбой Датч и Сбой Форм с выходов соответственно блоков 19 и 18 по0 ступают на блок 7 регистрации дл их регистрации совместно с метками времени их по влени . Таймер 16 работает по непрерывному тактовому сигналу, поступающему от генератора 10 импульсов.

5 При поступлении испытательной комбинации с выхода контролируемого канала 20 св зи на вход анализатора 11 производ т запись ее 2М разр дов в регистр анализатора 11 по сигналу СИ Сдвиг, поступающему

0 с выхода блока 12 управлени циклами. Аналогичную синхронную запись 2М разр дов испытательной комбинации ИК, поступающей с выхода анализатора 11, производ т в регистр блока 17 контрол регистра по сиг5 налу СИ Сдвиг, поступающему из блока 12 управлени циклами на вход блока 17 контрол регистра.

На блок 15 одновременно с испытательной комбинацией из анализатора 11 поступает контрольна комбинаци из

формировател 14. Результат несравнени накапливаетс и поступает в анализатор 11. Так поразр дно провер ют нарушение структуры информационного сигнала.

Конкретизаци вставленных или пропу- щенных испытательных комбинаций производитс в блоке 8 сравнений номеров методом вычитани из номера контрольной комбинации, поступающей из формировател 14, номера испытательной комбинации , поступающей из анализатора 11.

По истечении 2М тактов сигнала СИ Сдвиг как регистр анализатора 11, так и регистр блока 17 контрол регистра, переключаютс в цепь обратной св зи. Переключение регистра блока 17 осуществл ют по сигналу Рш Контр, поступающему с выхода блока 18 контрол формирователей. При этом выход схемы сравнени блока 18 открываетс и все несравнени сигнала Информаци регистра (Инф Рг), который поступает с выхода 2М регистра анализатора 11 на вход схемы сравнени блока 17 контрол регистра, и информации с выхода 2М собственного регистра блока 17 формируютс по сигналу СИ Сдвиг и поступают на выход блока 17 контрол регистра в виде сигнала Сбой регистра (Сбой Рг), который поступает на вход блока 7 регистрации. Блок 7 регистрации фиксирует этот сигнал во времени, Кроме того, на входы блока 7 регистрации поступают сигналы Сбой Датч и Сбой Форм от соответствующих блоков 5 контрол датчика и блока 6 контрол формирователей передачи одноименной станции.

Сигналы сбо как на передаче, так и на приеме одного направлени передачи, совпадающие по времени их возникновени с какими-либо из основных показателей каналов-сигналов: Ошибочные разр ды, Оши- бочные комбинации, Вставленные комбинации и Пропущенные комбинации , зафиксированных схемой анализа прием этого же направлени , позвол ют исключить те из основных показателей качества канала, которые совпадают во времени с сигналами сбо .

Claims

Формула изобретени

Устройство дл контрол канала св зи по авт. св. № 1592953, отличающеес тем, что, с целью повышени точности контрол путем вы влени сбоев и ошибок самого устройства, на передаче введены последовательно соединенные блок контрол формирователей и блок контрол датчика , первый и второй входы которого соединены соответственно с выходом сигнала записи и с выходом информации записи датчика испытательного текста, вход

разрешени записи соединен с выходом разрешени записи блока управлени циклами , а вход номера комбинации соединен с третьим выходом формировател по тор - 5 емых номеров, четвертый выход которого подключен к входу информационной комбинации блока контрол формирователей, тактовый вход которого соединен с тактовым выходом блока управлени циклами, вход

0 сигнала начала обмена соединен с вторым выходом датчика испытательного текста, выход сигнала Сбой формировател и выход сигнала Сбой датчика блока контрол датчика вл ютс соответственно вторым и

5 третьим выходами передачи устройства дл подключени к блоку регистрации приема противоположного направлени передачи, а на приемной части - таймер, вход которого соединен с третьим выходом генератора им0 пульсов, а выход сигналов меток времени подключен к п тому входу блока регистрации , блок контрол регистра, первый и второй входы которого соединены соответственно с выходом испытательной

5 комбинации и выходом информации регистра анализатора, третий вход соединен с управл ющим выходом блока управлени циклами, а выход подключен к шестому входу блока регистрации и последовательно со0 единенные блок контрол формирователей и блок контрол датчика, первый и второй входы которого соединены соответственно с вторым и третьим выходами датчика контрольного текста, вход эталонного номера

5 комбинации соединен с четвертым выходом формировател повтор емых номеров, вход разрешени записи соединен с четвертым выходом блока управлени циклами, а выход подключен к седьмому входу блока ре0 гистрации, восьмой вход которого соединен с выходом сигнала Сбой формировател блока контрол формирователей, второй выход которого подключен к входу разрешени контрол блока контрол регистра, вход

5 сигнала начала обмена соединен с четвертым выходом датчика контрольного текста, вход информационной комбинации соединен с п тым выходом формировател повтор емых номеров, а управл ющий

0 вход соединен с управл ющим выходом блока управлени циклами, дев тый и дес тый входы блока регистрации вл ютс соответственно вторым и третьим входами приема устройства дл под5 ключени соответственно входа сигнала сбо формировател блока контрол формирователей и входа сигнала сбо датчика блока контрол датчика передачи противоположного направлени передачи.