SU1686408A1 - Линейный интерпол тор - Google Patents

Abstract

Изобретение относитс  к средствам обработки и передачи сигналов там, где требуетс  линейное интерполирование сигналов при повышенном быстродействии или при работе в реальном масштабе времени, например телеметрии, в автоматике, св зи и т.д. Интерпол тор состоит из регистра сдвига , группы сумматоров, элементов управлени  и коммутатора. Регистр сдвига и сумматоры реализуют параллельный процесс интерпол ции линейного отрезка, заданного конечными значени ми, обеспечива  высокую точность и быстродействие выполн емых вычислительных операций в интерпол торе. Интерпол тору не требуетс  дополнительных данных о входном сигнале, кроме последовательных значений интерполируемого процесса, что допускает каскадное соединение предлагаемых линейных интерпол торов, что, в свою очередь,расшир ет область применени  интерпол тора . 1 з.п.ф-лы, 5ил., 1 табл. (Л С

Description

Изобретение относитс  к средствам обработки и передачи сигналов там, где требуетс  линейное интерполирование сигналов при повышенном быстродействии или при работе в реальном масштабе времени, например телеметрии, в автоматике, св зи и т.д.

Цель изобретени  - повышение точности процесса интерпол ции и расширение области применени .

На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - структурна  схема блока управлени ; на фиг. 3 - временна  диаграмма работы интерпол тора; на фиг. 4 - схема регистра сдвига; на фиг. 5 график, по сн ющий интерпол ции в устройстве,

где Am - отсчеты входного процесса; A m - интерполированные значени  процесса.

Устройство (фиг. 1) содержит регистр 1 сдвига, сумматоры 2-8, коммутатор 9, дешифраторы 10 и 11, блок 12 управлени , тактовый генератор 13 и двоичный счетчик 14, Первым, вторым и третьим входами устройства  вл ютс  первый, второй информационные входы и вход управлени  записью регистра 1 сдвига. Выход коммутатора 9, выход дешифратора 10 и второй выход блока 12 управлени   вл ютс  соответственно первым, вторым и третьим выходами устройства .

Блок 12 управлени  (фиг. 2) содержит сумматор 15, буферный регистр 16, элемент 17 задержки, триггер 18, элемент И 19. ПерON 00 О

О

со

вым, вторым, третьим и четвертым ходами блока 12 управлени   вл ютс  соответственно второй вход сумматора 15. второй вход элемента И 19, вход Сброс триггера 18 и вход элемента 17 задержки. Соответственно , первым, вторым и третьим выходами блока управлени   вл ютс  выходом сумматора 15, выход элемента И 19 и выход элемента 17 задержки.

Блок управлени  12 работает следующим образом.

По сигналу с четвертого входа блока управлени  (фиг. За) заноситс  нулевое значение в буферный регистр 16, а через врем  г (элемент 17 задержки на фиг. 36) устанавливаетс  триггер 18. Потенциал с выхода триггера 18 (фиг. Зв) разрешает прохождение импульсов тактового генератора, поступающих через второй вход блока 12 управлени  (фиг. Зг), через элемент И 19. Сигналы с выхода элемента И 19 (фиг. Зд) активизируют работу блока 12 управлени  и устройства в целом, поступа  на второй выход блока управлени . На третий выход блока 12 управлени  поступает сигнал с выхода элемента 17 задержки (фиг. 36). Кроме того, импульсы с выхода элемента И 19 (фиг. Зд) поступают на управл ющий вход Запись буферного регистра 16. По этим сигналам очередное значение кода с выхода сумматора 15 заноситс  в буферный регистр 16. На 1-м шаге сумматор 15 выполн ет операцию суммировани  кода, установленного на первом входе блока 12 управлени , и кода с выхода буферного регистра 16. Следовательно , на выходе буферного регистра 16 образуетс  последовательность кодовых значений с шагом, равным коду, установленному на первом входе блока управлени . Эта последовательность образует список адресов данных (интерполированных значений ), которые поступают на выход устройства . На фиг. Зд последовательность состоит из четырех значений, что изображено исключительно с целью иллюстрации работы блока 12 управлени .

Регистр 1 сдвига (фиг.4) состоит из набора однотипных регистров сдвига, которые управл ютс  параллельно. Одноименные разр ды регистров образуют числовую линейку, предназначенную дл  хранени  значени  отсчета входного процесса Ат. Значени  разр дов отсчета Ат занос тс  в регистры через последовательные информационные входы. Значение параметра Rm, соответствующее отсчету Ат, заноситс  в регистр через параллельный информационный вход. Параметр Rm указывает число требуемых интерполированных значений. Регистр 1 сдвига предназначен

дл  временного хранени  двух последних последовательных значений входного процесса Am, Am-1 и последнего значени  параметра Rm. соответствующего отсчету Ат.

Процесс интерпол ции выполн етс 

между двум  последними последовательными значени ми входного процесса. Каждое поступающее на вход устройства значение входного процесса Ат имеет параметр Rm,

указывающий количество требуемых интерполированных значений, между данным значением Ат и предыдущим Ат-1.

Сумматоры 2-8 предназначены дл  вычислени  интерполированных значений,

принадлежащих пр мой, заданной своими конечными значени ми, поступающими с ii рвого и второго выходов регистра 1 сдвига . На выходе каждого из сумматоров, в процессе вычислений, устанавливаетс 

интерполированное значение. Коммутатор 9 предназначен дл  передачи вычисленных интерполированных значений на выход устройства . Каждому интерполированному значению, поступающему на выход устгх)йства , ставитс  в соответствие параметр R m. Значение параметра определ етс  дешифратором 10, код на вход которого поступает с третьего выхода регистра 1 сдвига и соответствует значению Rm последнего записанного в регистр 1 сдвига значени  входного процесса. Этот же код Rm поступает на вход дешифратора 11. Код на выходе де- ш ифратора 11 определ ет число интерполируемых значений в текущем цикле

интерпол ции. Блок 12 управлени  управл ет работой устройства во врем  всего цикла интерпол ции. Тактовый генератор 13 синхронизирует работу устройства. Двоичный счетчик 14 необходим дл  окончани  цикла

интерпол ции после вычислени  и передачи требуемого числа интерполированных значений .

Устройство работает следующим образом .

Значени  входного процесса Ат и соответствующие им значени  параметра Rm записываютс  параллельным кодом в регистр 1 сдвига по сигналу сопровождени , поступающему через третий вход устройства, на

управл емый вход Запись регистра сдвига 1. По окончании процесса записи в регистр 1 сдвига в нем будут находитьс  отсчеты Am, Am-i и Rm. Сигнал сопровождени  поступает также на четвертый вход блока 12 управлени  и через врем  г (фиг.36) включает его (фиг. Зв), т.е. устанавливает триггер 18 в блоке 12 управлени . Врем  т равно времени, которое требуетс  дл  того, чтобы выполнить запись в регистр 1 сдвига

и установить выходной код комбинированного сумматора 2 (фиг. 1) Сигнал сопровождени  инициирует также по вление сигнала через врем  г на выходе блока 12 управлени , по этому сигналу заноситс  значение кода с выхода дешифратора 11 (число требуемых интерполированных значений) в двоичный счетчик 14 К этому времени выполнены все подготовительные операции в устройстве, а также закончен процесс интерпол ции семи значений процесса, принадлежащих интерполируемой пр мой (выходы сумматоров 2-8). Требуетс  только выбрать необходимые значени , передать их на выход, что выполн етс  с помощью коммутатора 9. В блоке 12 уппавлени  формируетс  необходимый адрес дп  коммутатора 9 (первый выход блока 12 управлени ) и импульс сопровождени  на выход (второй выход блока 12 управлени ).

Дешифратор 10 формирует на своем выходе значение параметра R m, предназначенное дл  передачи на выход устройства, и сохран ющее посто нное значение на врем  всего текущего цикла интерпол ции. Каждое значение отсчета А поступающее на выход устройства сопровождаетс  значением параметра R m Дешифратор О фор- мирует значение параметра R m по следующему правилу. Если значение параметра Rm. поступившее на вход дешифратора 10, больше трех то н  выход дешифратора 10 поступает значение параметра Rm, уменьшенное на три. Иначе, если значение параметра меньше или равно трем, на выходе дешифратора 10 уста на вливаетс  нулевое зна ение (R m 0).

На каждом интервале интерпол ции устройство передает на еыхол К значений процесса , включа  начальную точку интервала. Конечна  точка интервала передаетс  на выход в следующем цикле интерпол ции, в качестве начальной точки следующего интервала и т.д. Причем значение К определ етс  выражением

К 2Rm

где К - число значений отсчетов процесса, передаваемых на выход устройства;

Rm значение параметра Rm входного отсчета Ат, участвующего в процессе интерпол ции .

Значение величины К формируетс  дешифратором 11 по значению параметра Rm, поступающему ему на вход. Код числа К формируетс  так, как указано в таблице. Кроме того, в таблице приведены коды и Л I, соответствующие параметру Rm, где

Rm - значение параметра, производное от Rm и передаваемое на выход устройства (выход дешифратора 10); Д| - шаг приращени  кода адреса на управл ющем входе коммутатора 9.

Из таблицы видно, что коды чисел К и Л I  вл ютс  зеркальным отображением друг друга, т.е. дл  формировани  этих кодов достаточно одного дешифратора (дешифратор 11), а требуемые значени  получаютс  соответствующей перекоммутацией разр дов выходного кода дешифратора 11.

Значение кода Д| поступает на блок 12

управлени , где используетс  дл  формировани  последовательности адресов, котора  используетс  коммутатором 9. Значение кода ДI имеет посто нное значение во врем  всего текущего цикла интерпол ции .

Значение числа К с выхода дешифратора 11 (при соответствующей коммутации разр дов выходного кода) заноситс  в двоичный счетчик 14. Кажда  передача данных

на выход устройства (А т и R m) сопровождаетс  вычитанием единицы из кода, установленного в двоичном счетчике 14. При достижении счетчиком 14 нулевого значени  на его выходе формируетс  сигнал Конец счета. Этот сигнал поступает на блок 12 управлени  (на триггер 18, фиг. 2) и выключает его. На этом заканчиваетс  текущий цикл интерпол ции в устройстве. Работа устройства состоит из последовательности повтор ющихс  циклов интерпол ции . Начало очередного цикла интерпол ции инициируетс  поступлением текущего отсчета входных данных Ат и соответствующего ему значени  параметра

Rm.

Процесс интерпол ции в устройстве выполн етс  следующим образом. Любое интерполированное значение А т в устройстве равно среднему арифметическому конечных

значений отрезка интерпол ции, т.е. при поступлении на вход устройства очередного отсчета Ат (записи его в регистр 1 сдвига), значени  отсчетов Ат и Апн поступают на сумматора 2, который вычисл ет сумму

двух этих отсчетов. Эта сумма еленна  на две - интерполированное значение  вл етс  центром отрезка, соедин ющего отсчеты Am и Апи. Далее сумматор 3, использу  отсчеты Am и АпИ, вычисл ет значение отсчета Am, который  вл етс  центром отрезка, соедин ющего отсчеты А1т и Ат-1. Сумматор 5 вычисл ет значение Am и т.д. Следовательно, через определенное врем  после начала текущего цикла интерпол ции на входах коммутатора 9 будут установлены все необходимые зн мгмт  кодов: значение начала отрезка интерпол ции Ат-1 и семь интерполированных значений Am, которые гарантированно принадлежат интерполирующей пр мой, соедин ющей отсчеты Am и Ат-1. В начале всегда на вход устройства передаетс  значение отсчета Am-i - начало отрезка интерпол ции. Затем, в зависимости от кода параметра Rm, с шагом Д1 (см. таблицу) передаютс  значени  интерполированного процесса. Причем каждое значение, которое передаетс  на выход устройства, сопровождаетс  кодом параметра R m. Если Rm равно нулю, то процесс интерпол ции выполн ть не требуетс  и на выход передаетс  только значение Am-i. На фиг, 5 приведен случай, когда значени  Rm 2 и на выход устройства передаютс  значени : Ат-1 - начало отрезка интерпол ции; А1щ, А2т, А3т - интерполированные значени , т.е. всего четыре отсчета данных.

Дл  хранени  значени  Rm достаточно одного регистра, дл  хранени  отсчета Ат требуетс  N регистров (где N равно разр дности отсчета Ат).

В качестве дешифраторов 10 и 11 лучше всего использовать микросхемы ПЗУ. Причем в качестве адреса используетс  код Rm, а требуемое значение (К или R т) снимаетс  с выхода ПЗУ. Предварительно в соответствии с таблицей выполн етс  кодировка микросхемы ПЗУ.

Увеличение информативной емкости регистра, введение дополнительных элементов с указанными св з ми в дополнение к элементам и св з м, имеющимс  в известном устройстве, обеспечивает повышение точности процесса интерпол ции и допускает каскадное включение предлагаемых интерпол торов , без дополнительных элементов и при сохранении быстродействи , что расшир ет функциональные возможности интерпол тора. Повышение точности достигаетс  тем, что увеличение информативной емкости регистра и введение дополнительных сумматоров с указанными соединени ми, сводит операцию интерпол ции к нахождению среднего арифметического двух отсчетов (т.е. выполн етс  операци  усреднени ), а как известно , - это более помехоустойчива  и точна  операци , чем получение того же результата путем цепного суммировани  малых слагаемых (что примен етс  в известном устройстве ).

Расширение области применени  (возможность каскадного соединени )интерпол тора обеспечиваетс  тем, что процесс интерпол ции сводитс  к операции нахожу

дени  среднего арифметического, т.е. известны координаты концов интерполируемого отрезка, что в свою очередь однозначно определ ет положение интерполируемой пр мой и не требуетс  в пр мом виде знать тангенс наклона интерполируемой пр мой, тем более передавать его на выход в случае необходимости. Кроме того, дешифратор 10 формирует и передает на выход параметр

0 Rim производной от входного параметра Rm. А это обозначает следующее. Если требуетс  интерполировать р 2Ртзначений между входными отсчетами Ат и Ат-1, то входной интерпол тор вычислит Т 2 интерполиро5 ванных значений , при этом аждое значение AL имеет параметр R m Rm-з. Следующий интерпол тор вычислит между интерполированными значени ми А т и еще Т 23 значений и т.д. На выходе

0 последнего интерпол тора будут значени 

A m.Rm 0.

Таким образом, линейный интерпол тор обеспечивает выполнение процесса интерпол ции в реальном масштабе времени

5 с высокой точностью и повышенной помехоустойчивостью . При этом не требуетс  знание наклона интерполирующей пр мой и интервала интерпол ции и интерпол тор может быть использован в телеметрии, в

0 св зи,автоматике и др.

Claims (2)

1. Формула изобретени  1. Линейный интерпол тор, содержащей тактовый генератор, двоичный счетчик, счетный вход которого подключен к выходу

   5 тактового генератора, регистр, первый сумматор , первый вход которого соединен с первым выходом регистра, первый информационный вход регистра  вл етс  первым информационным входом интерпол тора.

   0 отличающийс  тем, что с целью повышени  точности процесса интерпол ции и расширени  области применени , в него введены шесть сумматоров, коммутатор , два дешифратора, блок управлени ,

   5 первый вход второго сумматора соединен с первым входом третьего сумматора и подключен к первому выходу регистра, второй выход регистра подключен к второму входу первого сумматора, первому входу третьего

   0 сумматора, первому входу четвертого сумматора и первому информационному входу коммутатора, выход второго сумматора подключен к второму входу третьего сумматора и первому входу п того сумматора, выход

   5 третьего сумматора подключен к второму входу четвертого сумматора и первому входу шестого сумматора, вторые входы второго , третьего, п того и шестого сумматоров подключены к выходу первого сумматора, информационные входы коммутатора, с второго по восьмо подключены соответственно к выходам четвертого, третьего, шестого, первого, п того, второго и третьего сумматоров , третий выход регистра подключен к входам первого и второго дешифраторов, выход первого дешифратора соединен с входом записи двоичного счетчика и первым входом блока управлени , второй, третий и четвертый входы блока управлени  соединены соответственно с выходом тактового генератора, выходом двоичного счетчика и с управл ющим входом регистра, первый, второй и третий выходы блока управлени  подключены соответственно к адресному входу коммутатора, входам записи и сброса двоичного счетчика, второй информационных вход регистра и управл ющий вход записью регистра  вл ютс  соответственно вторым информационным и управл ющим входами интерпол тора, первым, вторым и третьим выходами интерпол тора  вл ютс  соответственно выход коммутатора , выход второго дешифратора и второй выход блока управлени .
2. 2. Интерпол тор поп. 1.отличаю- щ и и с   тем, что блок управлени  содержит

   сумматор, буферный регистр, элемент задержки , триггер, элемент И, выход сумматора подключен к информационному входу регистра, выход которого соединен с первым входом сумматора, вход Сброс регистра через элемент задержки подключен к входу Установка триггера, пр мой выход триггера подключен к первому входу элемента И, выход элемента И соединен с управл ющим входом Запись регистра,

   первым, вторым, третьим и четвертым входами блока управлени   вл ютс  соответственно второй вход сумматора, второй вход элемента И, вход Сброс триггера и вход элемента задержки соответствен но первым , вторым и третьим выходами блока управлени   вл ютс  выход сумматора, выход элемента И и выход элемента задержки.

   Фиг.г

   фиг.З

   Запись

   Фиг.Ь

   V .

   т

   Am-J

   Фиг. 5