SU1679400A1 - Statistical analyzer - Google Patents

Statistical analyzer Download PDF

Info

Publication number
SU1679400A1
SU1679400A1 SU894754339A SU4754339A SU1679400A1 SU 1679400 A1 SU1679400 A1 SU 1679400A1 SU 894754339 A SU894754339 A SU 894754339A SU 4754339 A SU4754339 A SU 4754339A SU 1679400 A1 SU1679400 A1 SU 1679400A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counters
counter
block
Prior art date
Application number
SU894754339A
Other languages
Russian (ru)
Inventor
Юрий Леонидович Беньяш
Юрий Витальевич Максименков
Original Assignee
Московский Институт Инженеров Железнодорожного Транспорта
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Институт Инженеров Железнодорожного Транспорта filed Critical Московский Институт Инженеров Железнодорожного Транспорта
Priority to SU894754339A priority Critical patent/SU1679400A1/en
Application granted granted Critical
Publication of SU1679400A1 publication Critical patent/SU1679400A1/en

Links

Abstract

Изобретение относитс  к электроизмерительной технике и может быть использовано при настройке сложных электронных защит. Цель изобретени  - упрощение устройства . Устройство содержит многоуровневый блок 1 сравнени , коммутатор 2, счетчики 4.1-4.N, генератор 9 импульсов, индикатор 13. Использование в качестве счетчиков 4.1-4.N счетчиков-делителей частоты , а также введение в устройство блока 5 элементов ИЛИ, блока 6 разрешени  счета, счетчика-делител  7 частоты, блока 8 управлени , элементов И 10 и 11. счетчика 12 обеспечивают заданную емкость накопителей (счетчиков) меньшим числом микросхем, что особенно выгодно при большом числе анализируемых уровней. 1 ил.The invention relates to electrical measuring equipment and can be used in setting up complex electronic protections. The purpose of the invention is to simplify the device. The device contains a multilevel comparison unit 1, a switch 2, counters 4.1-4.N, a generator of 9 pulses, an indicator 13. Use as counters 4.1-4.N counters-frequency dividers, as well as the introduction into the device of the block 5 OR elements, block 6 counting resolution, counter-divider frequency 7, control unit 8, elements 10 and 11. Counter 12 provides a predetermined capacity of accumulators (counters) with a smaller number of microcircuits, which is especially advantageous with a large number of analyzed levels. 1 il.

Description

XX

ёyo

OsOs

XIXi

ОABOUT

О ABOUT

оabout

Изобретение относитс  к электроизмерительной технике и может быть использовано при настройке сложных электронных защит.The invention relates to electrical measuring equipment and can be used in setting up complex electronic protections.

Цель изобретени  - упрощение устройства .The purpose of the invention is to simplify the device.

На чертеже приведена блок-схема статистического анализатора.The drawing shows a block diagram of a statistical analyzer.

Статистический анализатор содержит многоуровневый блок 1 сравнени , коммутатор 2, блок 3 выбора канала, счетчики-делители 4.1-4.N частоты, блок 5 элементов ИЛИ, блок 6 разрешени  счета, буферный счетчик-делитель 7 частоты, блок 8 управлени , генератор 9 импульсов, первый 10 и второй 11 логические элементы И, выходной счетчик 12, индикатор 13. Вход блока 1 соединен с входом устройства, а выходы подключены к первым входам коммутатора 2, управл ющий вход которого подключен к выходу блока 3. Выходы коммутатора 2 подключены к счетным входам счетчиков- делителей 4.1-4.N, выходы которых подключены к входам блока 5 элементов ИЛИ. Выход блока 5 подключен к входу разрешени  блока 6, вход запрета которого подключен .к входу блока 8 и выходу счетчика-делител  7. Выход блока 8 подключен к первому входу .элемента И 10, второй вход которого подключен к выходу генератора 9, а выход - к счетному входу счетчика-делител  7, второму выходу коммутатора 2 и первому входу элемента И 11, второй вход которого подключен к выходу блока 6, а выход - через счетчик 12 подключен к входу индикатора 13.The statistical analyzer contains a multilevel comparison unit 1, switch 2, channel selection block 3, frequency counters 4.1-4.N counters, block 5 elements OR, counting resolution block 6, buffer counter frequency divider 7, control block 8, pulse generator 9 , the first 10 and second 11 logic gates And, output counter 12, indicator 13. The input of unit 1 is connected to the input of the device, and the outputs are connected to the first inputs of switch 2, whose control input is connected to the output of unit 3. The outputs of switch 2 are connected to counting counter inputs - share it 4.1-4.N, the outputs of which are connected to the inputs of the block elements OR 5. The output of block 5 is connected to the enable input of block 6, the prohibition input of which is connected to the input of block 8 and the output of counter divider 7. The output of block 8 is connected to the first input of the element 10, the second input of which is connected to the output of the generator 9, and the output to the counting input of the counter-divider 7, the second output of the switch 2 and the first input element And 11, the second input of which is connected to the output of block 6, and the output through the counter 12 is connected to the input of the indicator 13.

Статистический анализатор работает следующим образом.Statistical analyzer works as follows.

Входна  аналогова  величина поступает на многопредельный блок 1 сравнени , который дискретизирует ее по уровню. На одном или нескольких выходах блока 1 по вл ютс  логические сигналы в зависимости от попадани  входной величины в определенный разр д измер емой величины , В режиме накоплени  информации указанные логические сигналы проход т через коммутатор 2 на соответствующие счетчики- делители 4.1-4.N. Эти счетчики непосредственно накапливают информацию, игра  роль блоков пам ти.The input analog value arrives at the multi-limit comparison unit 1, which samples it by level. At one or several outputs of block 1, logical signals appear depending on the input value being in a certain bit of the measured value. In the information accumulation mode, the specified logical signals pass through switch 2 to the corresponding counters 4.1-4.N. These counters directly accumulate information, playing the role of memory blocks.

Считывание информации производ т так. По сигналу блока 8 управлени  элемент И 10 подает импульсы от генератора 9 на буферный счетчик-делитель 7 частоты и на второй вход коммутатора 2. Последний осуществл ет передачу этих импульсов на один из счетчиков-делителей 4.1-4.N частоты в соответствии с управл ющим сигналом блока 3 выбора канала. Импульсы заполн ютReading information produced so. According to the signal of the control unit 8, the element 10 submits pulses from the generator 9 to the buffer counter-divider frequency 7 and to the second input of the switch 2. The latter transmits these pulses to one of the 4.1-4.N frequency dividers counters in accordance with the control signal block 3 channel selection. Pulses filled

выбранный счетчик-делитель частоты до конца. При подаче следующего импульса на его выходе по вл етс  перепад сигнала, который через блок 5 элементов ИЛИ поступает на вход разрешени  блока б разрешени  счета, выполненного в виде триггера. По указанному сигналу блок 6 устанавливаетс  в положение Разрешено и своим выходным сигналом дает разрешение элементу ИThe selected counter-frequency divider to the end. When the next pulse is applied, a signal appears at its output, which through block 5 of the OR elements is fed to the resolution input of the counting permission block b, made in the form of a trigger. At the indicated signal, block 6 is set to the position Allowed and, with its output signal, gives permission to the element AND

11 на пропуск импульсов с генератора 9 на счетчик 12, Начинаетс  подсчет импульсов. Блок 5 осуществл ет передачу сигнала от любого из счетчиков-делителей частоты 4 на блок 6 разрешени  счета.11 to pass the pulses from the generator 9 to the counter 12, the counting of the pulses begins. Block 5 transmits a signal from any of the frequency divider counters 4 to block 6 for the resolution resolution.

Окончание счета импульсов определ ет буферный счетчик-делитель 7 после своего переполнени . Его выходной сигнал осуществл ет сброс в исходное состо ние блока 8 управлени  и блока 6 разрешени  счета.The end of pulse counting determines the buffer counter-divider 7 after its overflow. Its output signal resets control unit 8 and count resolution unit 6.

Этот сигнал по вл етс  после по влени  выходного сигнала выбранного счетчика-делител  частоты, причем с задержкой на число импульсов, имевшеес  в нем перед переходом в режим считывани  информации . Благодар  этому в счетчик 12 переноситс  число, накопленное в выбранном счетчике-делителе частоты. Причем это же число снова заноситс  и в выбранный счетчик-делитель частоты.This signal appears after the appearance of the output signal of the selected frequency divider counter, moreover, with a delay of the number of pulses in it before going into the information reading mode. Due to this, the number accumulated in the selected frequency divider counter is transferred to the counter 12. Moreover, the same number is again entered into the selected counter-frequency divider.

Результат преобразовани  высвечиваетс  на индикаторе 13.The result of the conversion is displayed on the indicator 13.

Claims (1)

Формула изобретени Invention Formula Статистический анализатор, содержащий многоуровневый блок сравнени , выходы которого подключены к первым входам коммутатора, выходы которого соединены с входами счетчиков, генератор импульсов иA statistical analyzer containing a multilevel comparison unit, the outputs of which are connected to the first inputs of the switch, the outputs of which are connected to the inputs of counters, a pulse generator and индикатор, отличающийс  тем, что, с целью упрощени  устройства, в качестве счетчиков использованы счетчики-делители частоты, причем в устройство введены логический блок, блок разрешени  счета,an indicator, characterized in that, in order to simplify the device, frequency-counters are used as counters, with the logic block, the counting resolution block being entered into the device, буферный счетчик-делитель частоты, блок управлени , блок выбора канала, два элемента И и выходной счетчик, вход многоуровневого блока сравнени  подключен к входу устройства, входы логического блока подключены к выходам всех счетчиков- делителей частоты, кроме буферного, а выход соединен с входом разрешени  блока разрешени  счета, вход запрета которого подключен к выходу буферного счетчика-делител  частоты и входу блока управлени , а выход - к второму входу второго элемента И, выход которого через выходной счетчик соединен с входом индикатора, выход блока управлени  соединен с первым входом первого элемента И, второй вход которого под516794006a buffer counter-frequency divider, a control unit, a channel selection unit, two AND elements and an output counter, the input of a multi-level comparison unit is connected to the device input, the inputs of the logic unit are connected to the outputs of all frequency divider counters except the buffer one, and the output is connected to the enable input the block of the account resolution, the prohibition input of which is connected to the output of the buffer counter-frequency divider and the input of the control unit, and the output to the second input of the second element I, the output of which through the output counter is connected to the input of the indi Ator, the control unit output is connected to a first input of the first AND gate, the second input of which pod516794006 ключей к выходу генератора импульсов, а первому входу второго элемента И, управл - выход- к вторым входам коммутатора, вхо- ющий вход коммутатора соединен с выходу буферного счетчика-делител  частоты и дом блока выбора канала.the keys to the output of the pulse generator, and the first input of the second element I, control - the output to the second inputs of the switch, the input of the switch is connected to the output of the buffer counter-frequency divider and the house of the channel selection unit.
SU894754339A 1989-10-31 1989-10-31 Statistical analyzer SU1679400A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894754339A SU1679400A1 (en) 1989-10-31 1989-10-31 Statistical analyzer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894754339A SU1679400A1 (en) 1989-10-31 1989-10-31 Statistical analyzer

Publications (1)

Publication Number Publication Date
SU1679400A1 true SU1679400A1 (en) 1991-09-23

Family

ID=21477139

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894754339A SU1679400A1 (en) 1989-10-31 1989-10-31 Statistical analyzer

Country Status (1)

Country Link
SU (1) SU1679400A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 161407.кл. G 01 R19/165. 1964. Авторское свидетельство СССР Мг 1223156, кл. G 01 R 19/16. 1986. *

Similar Documents

Publication Publication Date Title
SU1679400A1 (en) Statistical analyzer
SU474760A1 (en) Digital frequency meter with automatic measurement range selection
SU1377908A2 (en) Device for measuring digital maximum and minimum period of signal recurrance
SU862112A1 (en) Device for measuring pulse front edge duration
SU809037A1 (en) Time interval meter
SU1164549A1 (en) Digital monitor
SU421009A1 (en) DEVICE FOR ADMISSION CONTROL OF THE AMOUNT (DIFFERENCE) OF TEMPORARY INTERVALS
SU1406511A1 (en) Digital phase-meter
SU479077A1 (en) Device for measuring a series of time intervals
SU798625A1 (en) Digital phase meter for measuring phase shift mean value
SU269014A1 (en) DIGITAL DEVICE FOR DETERMINATION OF THE PERIOD OF PERIOD OR DURABILITY OF IMPULSES
SU690405A2 (en) Digital percent frequency meter
SU1352448A1 (en) Device fok measuring pulse duration
SU989490A1 (en) Digital follow-up phase meter
SU437969A1 (en) Measuring instrument of directed physical quantities
SU676972A1 (en) Digital harmonic signal period meter
SU970266A1 (en) Digital display of signal and reary repeated signal shape
SU708246A1 (en) Arrangement for measuring pulse voltage amplitude
SU1219922A1 (en) Range finder
SU859944A1 (en) Mult-channel frequency to code converter
SU392447A1 (en) DIGITAL MEASURING INTERVALS OF TIME
SU834848A1 (en) Pulse train generator
SU1130878A1 (en) Device for determining entropy characteristics of random signals
SU568904A1 (en) Digital frequency meter
SU725238A1 (en) Pulse repetition frequency divider with fractional division coefficient