SU862112A1

SU862112A1 - Device for measuring pulse front edge duration

Info

Publication number: SU862112A1
Application number: SU762407879A
Authority: SU
Inventors: Людмила Михайловна Скороходова
Original assignee: Предприятие П/Я Х-5263
Priority date: 1976-09-27
Filing date: 1976-09-27
Publication date: 1981-09-07

Description

(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ДЛИТЕЛЬНОСТИ ФРОНТОВ ИМПУЛЬСОВ(54) DEVICE FOR MEASURING THE DURATION OF IMPULSE FRONTS

Изобретение относитс к области вычислительной техники и может быть использовано в исследовательских колтлексах при проектир вании или исследовании интегральных схем, а также в измерительной технике. Известно устройство дл измерени длительностн фронтов импульсов, содержащее две линии задержки, многоразр дный счетчик, вспомогательный счетчик и генератор высокочастотных импульсов 1. Наиболее близким по технической сущности к изобретению вл етс устройство дл измерени длительности фронтов импульсов, содержащее подстроечные резисторы, выходы которых подключены к управл ющим входамтриггеров , установочные входы которых подсоединены к выходу элемента ИЛИ, а выходы подключены к входу элемента И, выход которого соединен с входом линии задержки, а также группу триггеров, управл 1ощие входы которых соединены с выходами группы элементов И, а выходы соединены с входами элемента ИЛИ и входами диодного шифратора, подключенного к индакатору 2). бднако эти устройства недостаточно надежнь и трудно реализуемы. Целью насто щего изобретени вл етс повышение надежности. Цель достигаетс тем, что в устройство введены инверторы, причем первые входы каждого элемента группы элементов И соединены через инверторы с выходами линии задержки , каждый из которых, начина со второго, соединен соответственно со вторым входом каждого элемента группы элементов И, третьи входь которых соединены с входом лннни задержки. На фиг. 1 представлена блок-схема устройства; на фиг. 2 - временные диаграммы работы группы элементов И. . Устройство содержит: триггеры 1, подстроечные резисторы 2, элемент И 3, линию задержки 4, инверторы 5, группу элементов И б, группу триггеров 7, элемент ИЛИ 8, диодный шифратор 9, ннднкаторы 10. Вход лннин задержки 4 соединен с выходом элемента И 3 и третьими входами группы элементов И 6. Входы индикаторов 10 соедине38The invention relates to the field of computer technology and can be used in research kolleksa in the design or study of integrated circuits, as well as in measurement technology. A device for measuring the duration of pulse fronts, containing two delay lines, a multi-bit counter, an auxiliary counter and a generator of high-frequency pulses 1, is known. The closest to the technical essence of the invention is a device for measuring the duration of fronts of pulses containing trimming resistors whose outputs are connected to controllers. triggers that have installation inputs connected to the output of the OR element, and outputs connected to the input of an AND element whose output is connected to the input m delay lines and a group of flip-flops, controlled 1oschie inputs are connected to outputs of the group of AND gates, and outputs are connected to inputs of OR element and a diode encoder inputs connected to indakatoru 2). However, these devices are not reliable enough and are difficult to implement. The purpose of the present invention is to increase reliability. The goal is achieved by the fact that inverters are inserted into the device, the first inputs of each element of the group of elements I are connected via inverters to the outputs of the delay line, each of which, starting from the second, is connected respectively to the second input of each element of the group of elements I, the third input of which is connected to lnni input delay. FIG. 1 is a block diagram of the device; in fig. 2 - time diagrams of the work of the group of elements I.. The device contains: triggers 1, trimming resistors 2, element AND 3, delay line 4, inverters 5, group of elements AND b, group of triggers 7, element OR 8, diode encoder 9, inductors 10. Input Lnnin delay 4 is connected to the output of element And 3 and the third inputs of the group of elements And 6. The inputs of the indicators 10 of the connection38

ны с выходами диодного шифратора 9. Ныход подстроечиых резисторов 2 подключен к управл ющим входам триггеров 1, установочные входы которых подсоединены к выходу элемента ИЛИ 8, а выходы к входу элемента ИЗ. Выходы линии задержки 4 соединены с первыми входами группы элементов И 6 и через инверторы 5 - со вторыми входами группы элементов И 6, выходы которых соединены с управл ющими входами группы триггеров 7, выходы которых соедннены с входами элементов ИЛИ 8 и входами диодного шифратора 9, Устройство работает следуюшим образом. Измер емый импульс подают иа входы триггеров 1, один из которых настраивают на нижний уровень срабатывани , а другой - на верхний уровень с помощью подстроечных резисторов 2. С выходов триггеров 1 напр жение подаетс на элемент И 3, на выходе которого по витс импульс, длительность которого определ етс срабатыванием триггеров 1, это и будет длительность фронта. С выхода элемента И 3 сигнал поступает на линию задержки 4, выходы которой через инверторы 5 соединены по одному из входов с грушюй элементовwith the outputs of the diode encoder 9. The output of the trimming resistors 2 is connected to the control inputs of the flip-flops 1, the installation inputs of which are connected to the output of the element OR 8, and the outputs to the input of the element FROM. The outputs of the delay line 4 are connected to the first inputs of a group of elements AND 6 and through inverters 5 to the second inputs of a group of elements AND 6, the outputs of which are connected to the control inputs of a group of triggers 7, the outputs of which are connected to the inputs of the elements OR 8 and the inputs of the diode encoder 9, The device works as follows. The measured pulse is fed to the inputs of the flip-flops 1, one of which is adjusted to the lower trigger level, and the other to the upper level using trimming resistors 2. From the outputs of the flip-flops 1, the voltage is applied to the And 3 element, the output of which is pulse, duration which is determined by triggering 1, this will be the duration of the front. From the output of the element And 3 signal enters the delay line 4, the outputs of which through the inverters 5 are connected to one of the inputs with a pearlnye elements

И 6, на два fffynvi входа поступают сигналы с выходсл линии задержки 4 и с выхода элемента И 3. Выходной сигнал по витс на выходе того элемента из группы элементов И 6, на входах которого будут трт логические единицы . Из временной диаграммы фиг. 2 видно, что выходной сигнал по витс тогда, когда кочитс импульс иа входе линий задержки 4, а в промежутках между двум соседними выходами от линии задержки будат такое состо ние , когда на одном вь1ходе еще не кончилс сигнал (на диаграмме выход 0,6), а на следующий выход (0,8) еще не прошел сигнал. В результате сигнал с одной из схем и из группы элементов И 6 мен ет состо ние соогветствующего тртггера э группы триггеров 7 и поступает на элемент ИЛИ 8, который устанавливает триггеры 1 в исходиое состо ние. Информаци с выбранного из группы триггеровAnd 6, the two fffynvi inputs receive signals from the output of the delay line 4 and from the output of the element AND 3. The output signal is obtained at the output of that element from the group of elements AND 6, the inputs of which will have logical units. From the timing diagram of FIG. 2 shows that the output signal occurs when the pulse is jolted and the input of the delay lines 4, and in the intervals between two adjacent outputs, the state of the delay line is worn when the signal has not yet ended at the same output (in the diagram, output 0.6) , and the next exit (0.8) has not yet passed the signal. As a result, a signal from one of the circuits and from the group of elements AND 6 changes the state of the corresponding trigger signal to the group of triggers 7 and arrives at the element OR 8, which sets the triggers 1 to the outgoing state. Information from a selected group of triggers

7 поступает на диодный игифрагор ч и с ныхо да диодного ишфратора 9 на индикаторы 10.7 enters the diode Igifragrach h and from the diode diode of the heading 9 to the indicators 10.

Устройство предназначаетс дл использовани при цифровом измерении фронтов имгтульсов в установке дл проверки интегральных схем и дает возможность измерить перепады фронтов импульсов длительностью дес тые доли микросекунд, при этом исключаетс необходимость использовани генератора импульсов, имеющего большую частоту дл замера длительностей импульсов, и счетчика, имеющего высокую разр дность.The device is intended for use in digital measurement of the fronts of impulses in an installation for testing integrated circuits and makes it possible to measure impulses of pulses with a duration of ten fractions of microseconds, while eliminating the need for using a pulse generator having a large frequency for measuring pulse durations and a counter having a high resolution. dnost.

Claims

1. Gitis, E. I. Transformers of information for digital digital devices. 1961, p. 177-178.

.2- Auto shading radio measurements. Ed. Balashon Soviet radio, 1966, fig. 5-25.