Claims (3)
Известен преобразователь временных интервалов в цифровой код, содержащий последовательно соединенные первую схему совпадени , основной счетчик и запоминающее устройство, второй вход которого через вспомогательный счетчик подключен к выходу второй схемы совпадени причем первые входы обеих схем совпадени соединены с выходом задающего генератора, а вторые входы соединены с выходами триггера управлени , первый выход вспомогательного счетчика подключен к цеп м установки в исходное состо ние основного счетчика , а второй выход - к установочному входу триггера управлени A known time converter into a digital code comprising a first matching circuit connected in series, a main counter and a storage device, the second input of which is connected via an auxiliary counter to the output of the second matching circuit, with the first inputs of both matching circuits connected to the output of the master oscillator and the second inputs connected to the control trigger outputs, the first output of the auxiliary counter is connected to the reset circuit of the main counter, and the second output to Valid Trigger control stanovochnomu
2. Недостатком этого устройства вл етс низка точность преобразовани и низка надежность. Наиболее по технической сущности к предлагаемому вл етс измеритель временных интервалов, содержащий генератор калиброванной частоты, выход которого подключен к входам двух схем совпадени , другие входы которых подключены к соответствующим выходам управл ющего триггера, а выходы схем совпадени подключены к входам соответствующих счетчиков , схемы опроса и запоминающее устройство , четыре многовходовые схемы И и триггер, причем первые входы первой и второй схем И подключены к единичному выходу управл ющего триггера, другие входы первой и второй схем И подключены к выходам первого счетчика, первые входы третьей и четвертой схем И подключены к нулевому выходу управл ющего триггера, другие входы третьей и четвертой схем И подключены к выходам второго счетчика, щина опроса второго счетчика через первую схему И подключена к выходам первого счетчика и к нулевому выходу дополнительного триггера, нулевой вход которого объединен с щинои установки в нуль второго счетчика и через вторую схему И подключен к соответствующим выходам первого счетчика, щина опроса первого счетчика через третью схему И подключена к выходам второго счетчика, единичный вход которого объединен с щиной установки в нуль первого счетчика и через четвертую схему И подключен к соответствующим выходам второго счетчика 2. A disadvantage of this device is the low conversion accuracy and low reliability. Most technically to the present invention is a time interval meter containing a calibrated frequency generator, the output of which is connected to the inputs of two coincidence circuits, the other inputs of which are connected to the corresponding outputs of the control trigger, and the outputs of the matching circuits are connected to the inputs of the corresponding counters, polling circuits and a memory device, four multi-input circuits And and a trigger, with the first inputs of the first and second circuits AND connected to the single output of the control trigger, the other inputs the first and second circuits And are connected to the outputs of the first counter, the first inputs of the third and fourth circuits And are connected to the zero output of the control trigger, the other inputs of the third and fourth circuits And are connected to the outputs of the second counter, the polling rate of the second counter is through the first circuit And connected to the outputs the first counter and to the zero output of the additional trigger, the zero input of which is combined with the setting of the second counter to zero and through the second circuit AND is connected to the corresponding outputs of the first counter, the polling rate of the first counter through the third AND circuit connected to the outputs of the second counter, the input of which unit is integrated with schinoy setting to zero of the first counter, and via the fourth AND circuit is connected to the corresponding outputs of the second counter
3. Недостатком этого измерител временных интервалов вл етс сложность, обусловленна наличием двух многоразр дных накапливающих счетчиков и схем опроса. Кроме того, устройство обладает недостаточной точностью из-за записи в запоминающее устройство ложных результатов при наличии в серии временных интервалов , превышающих емкости счетчиков. Цель изобретени - повышение надежности и точности измерений. Поставленна цель достигаетс тем, что В измеритель временных интервалов, содержащий триггер, генератор калиброванной частоты, выход которого соединен с первыми входами первого и второго элементов И, выходы которых подключены соответственно к счетным входам первого и второго счетчиков младщих разр дов, два блока опроса , запоминающий блок, управл ющий триггер , пр мой выход которого соединен со вторым входом первого элемента И и первыми входами первого и второго многовходовых элементов И, инверсный выход управл ющего триггера подключен ко второму входу второго элемента И и первым входам третьего и четвертого многовходовых элементов И, выходы первого и второго блоков опроса подключены к первому и второму входам запоминающего блока, перва и втора группа выходов первого счетчика младщих разр дов подключены ко вторым входам соответственно первого и второго многовходовых элементов И, перва и втора группа выходов второго счетчика младших разр дов подключена ко вторым входам соответственно третьего и четвертого многовходовых элементов И, выходы второго и четвертого многовходовых элементов И соединены со входами установки нул соответственно второго и первого счетчиков младщих разр дов, дополнительно введены счетчик старщих разр дов, блок опроса, триггер, формирователь и три элемента ИЛИ, причем выходы счетчиков младщих - разр дов через первый элемент ИЛИ подключены ко входу счетчика старщих разр дов, первый выход которого соединен с R входом дополнительного триггера, S вход которого соединен со входом установки нул счетчика старщих разр дов, выходам второго элемента ИЛИ и Т входом триггера, пр мой выход которого подключен к третьим входам многовходовых элементов И, инверсный вь1ход триггера соединен с объединенными и к входами управл ющего триггера, выходы которого через формирователь подключен к S входу триггера, выходы первого и третьего многовходовых элементов И подключены к первым входам соответствующих блоков опроса непосредственно и через третий элемент ИЛИ к первому входу дополнительного блока опроса, второй вход которого соединен со вторым выходом счетчика старших разр дов, Ь выход - с дополнительным входом запоминающего блока, пр мой выход дополнительного триггера подключен к четвертым входам первого и третьего многовходовых элементов И, выходы второго и четвертого многовходовых элементов И соединены со входами второго элемента ИЛИ. На чертеже приведена структурна схема измерител временных интервалов. Измеритель временных интервалов состоит из счетчиков 1 и 2 младщих разрь дов, соединенных через элемент ИЛИ 3 со счетчиком 4 старших разр дов, к выходам счетчиков 1, 2 и 4 подключены соответственно блоки 5-7 опроса, соединенные со входами запоминающего блока 8, генератора 9 калиброванной частоты, подключенного к входам элементов И 10 и 11, выходы которых подключены к входам счетчиков 1 и 2, а другие входы - к выходам управл ющего триггера 12; четырех многовходовых элементов И 13-16, входы элементов 13 и 14 подключены к выходам счетчика 1, а входы элементов 15 и 16 - к выходам счетчика 2, выходы элементов И 13 и 15 соединены с блоками б и 5 опроса соответственно и через элемент ИЛИ 17 - с блоком 7 опроса , другие входы элементов И 13, 14, и 15 16 попарно соединены с пр мым (нулевым Q) и инверсным (единичным Q) выходами управл ющего триггера 12, выходы элементов И 14 и 16 соединены с входами установки в нуль счетчиков 2 и 1 и через элемент ИЛИ 18 - с входом установки в нуль счетчика 4 и входом установки в единицу триггера 19, вход установки в нуль которого соединен с выходом счетчика 4, а пр мой выход - с четвертыми входами элементов И 13 и 15, выход элемента ИЛИ 18 подключен также к счетному входу Т триггера 20, вход установки в единицу которого подключен через формирователь 21 к выходам управл ющего триггера 12, пр мой выход триггера 20 соединен с входами элементов 13-16, а инверсный выход - с управл ющими 3 и К. входами управл ющего триггера 12, вход синхронизации С которого вл етс входом 22 устройства. Устройство работает следующим образом В исходном состо нии при включенном напр жении питани на пр мых Q выходах триггеров 12, 19 и 20 - нулевые запрещающие потенциалы, счетчик I установлен в нуль, управл ющий триггер 12 подготовлен к приему импульсов измер емой серии разрещающим потенциалом с единичного выхода Q триггера 20. Вследствие наличи разрещающего потенциала с выхода Q триггера 12 на входе элемента И И, импульсы генератора 9 проход т на вход счетчика 2 и, после его переполнени , через элемент ИЛИ на счетчик 4, причем на выходах элементов И 15 и 16 импульсы опроса и установки в нуль не формируютс , так как на их входах присутствуют запрещающие потенциалы с выходов Q триггеров 19 и 20. Если не осуществл ть начальную установку в нуль триггера 19,. то после переполнени счетчика 4 триггер 19 автоматически установитс в нуль и подаст запрещающий потенциал на входы элементов И 13 и 15, участвующих в формировании импульсов опроса. Следовательно, возможность записи в запоминающий блок кода, отражающего начальное состо ние неустановленных в нуль триггеров c4et4HKa 4 и установленных в нуль триггеров счетчика 1 после подачи напр жени питани исключена, в то же врем наличие в схеме измерител счетчиков, работающих непосредственно после включени питани без подачи входных импульсов измер емой серии на устройство, позвол ет использовать их выходы дл синхронизации и обеспечени работоспособности других устройств (на чертеже не показаны), таких как преобразователь кодов, схемы импульсного питани матрицы запоминающего устройства, схемы индикатора с динамической индукцией символов, обычно вход щих в состав измерителей. Первый импульс измер емой серии временных интервалов поступает на вход 22 устройства и переключает управл ющий триггер 12 в проти-воположное состо ние, потенциалы с выхода которого открывают элемент И 10 и закрывают элемент И 11. С этого момента счетчики 2 и 4 останавливаютс и начинаетс счет импульсов калиброванной частоты, которые подаютс на вход счетчика младщих разр дов 1. Однократным импульсом, образованным формирователем 21 от переключени управл ющего триггера 12, триггер 20 устанавливаетс в состо ние, при котором запрещающий потенциал с его выхода Q запирает триггер 12 от переключени последующими импульсами возможных помех, следующими за входным импульсом измер емой серии, а на входы элементов И 13 и 14 формировани импульсов опроса запоминающего блока и установки в нуль подаетс разрещающий потенциал с другого выхода триггера 20, но импульс опроса по-прежнему не может быть сформирован, так как на выходе Q триггера 19, а значит и входах элементов И 13 и 15 запрещающий потенциал. Последующий импульс установки в нуль формируетс элементом И 14 и производит установку в нуль счетчиков 2 и 4, а также установку разрешающего потенциала на выходе Q триггера 19. Концом импульса установки в нуль триггер 20 возвращаетс в исходное состо ние, запирающее элементы И 13-16 от повторной выдачи импульсов опроса и установки в нуль и разрещающее переключение управл ющего триггера 12 вторым импульсом измер емой серии. Следовательно код счетчиков 2 и 4 не переноситс в запоминающий блок после прихода первого импульса измер емой серии , так как элементы И 13 и 15, формирующие импульсы опроса, подготавливаютс к работе триггером 19 только после выдачи элементом И 14 одиночного импульса установки в нуль, что происходит спуст определенное врем после прихода, первого импульса измер емой серии. Вторым импульсом измер емой серии со входа 22 управл ющий триггер 12 устанавливаетс в противоположное состо ние, а потенциалы с его выходов открывают элемент И 11 и запирают элемент И 10. С того момента начинаетс счет импульсов калиброванной частоты, которые подаютс а вход счетчика младщих разр дов 2, счетики 1 и 4 останавливаютс , фиксиру код реобразованного временного интервала ежду первым и вторым импульсом измер мой серии. Однократным импульсом, выаботанным в момент переключени управ ющего триггера 12 сигналом формироваел 21 триггер 20 оп ть устанавливаетс в осто ние, характеризующеес наличием запрещающего потенциала на У и К входах управл ющего триггера 12 до полного завершени цикла переноса кода измеренного временного интервала в запоминающий блок и последующей установки в нуль счетчиков 1 и 4 импульсами, сформированными на выходах элементов И 15 и 16, на входы которых поступил разрешающий потенциал с выходов Q триггеров 20 и 12 и ранее с триггера 19. Однако, в случае переполнени счетчиков 1 и 4 кодом временного интервала между первым и вторым импульсом , этот код не переноситс в запоминающий блок, так как триггер 19 после переполнени счетчика 4 подает запрещающий потенциал на вход элементаИ 15, который сформировал бы импульс опроса по приходу второго импульса измер емой сеоии . Итак, после окончани записи кода в запоминающий блок один из счетчиков младщих разр дов и счетчик старших разр дов оказываютс установленными в нуль, управл ющий триггер подготовлен к приему очерёдного импульса измер емой серии, а tj другом счетчике младших разр дов все этого врем идет счет импульсов калиброванной частоты. При этом число импульсов калиброванной частоты, поступивщих к этому времени в счетчик младших разр дов, не должно превышать -его емкости. Измерение всех последующих временных интервалов серии происходит аналогично. Схема включени триггера 20 позвол ет обеспечить однократное формирование импульсов опроса и установки в нуль младшими разр дами счетчиков, что предоставл ет возможность объединени старших разр дов накопительных, счетчиков и блоков опроса в единый счетчик и схему его опроса . Поскольку врем считывани и установки в нуль занимает интервал значительно меньший того, который позвол ет измерить емкость объединенного счетчика, схема существенно упрощаетс , так как число триггеров старших разр дов в объединенном счетчике при той же емкости и элементов в схеме его опроса вдвое меньше, чем у известного измерител , что также повышает надежность измерител в целом, уменьщает его габариты, стоимость и потребл емую мощность. Схема включени триггера 20, запрещающий потенциал с выхода Q которого удерживают до по влени первого импульса серии измер емых интервалов оба многовходовых элемента И 13 и 15, которые формируют импульс опроса, перенос щий код счетчиков на входы запоминающего блока, позвол ет устранить запись ложного кода, отражающего начальное состо ние неустановленных в нуль триггеров счетчика 4 и установленных в нуль триггеров счетчика 1 после подачи напр жени питани .. Наличие в схеме измерител счетчиков, работающих после включени питани и в перерывах между измер емыми сери ми без подачи входных импульсов измер емой серии на управл ющий триггер, позвол ет использовать выходы счетчиков, в св зи с чем не требуетс применени дополнительных устройств дл синхронизации и обеспечени работоспособности других устройств (на чертеже не показаны): схемы масщтабировани , преобразовател кодов, схемы импульсного питани матрицы запоминающего устройства, схемы индикатора с динамической индикацией символов - обычно вход щих в состав измерителей. Схема включени триггера 20, разрешающий потенциал, с выхода Q которого поступает на элементы И 13 и 15, формирующие импульс опроса в случае поступлени на вход S триггера импульса с формировател 21, а запрещающий потенциал с выхода , того же триггера удержиьает в это врем управл ющий триггер по и К входам от переключени до полного переноса кода измеренного интервала из счетчиков в запоминающий блок и окончани импульса установки счетчиков в нуль, задним фронтом которого по входу С триггер 20 возврашсаетс в исходное состо ние, а запрет с и К входов управл ющего триггера снимаетс , позвол ет устранить запись ложных кодов при наличии коротких помеховых интервалов , следующих за очередными импульсами измер емых интервалов. Формула изобретени Измеритель временных интервалов,содержащий триггер, генератор калиброванной частоты, выход которого соединен с первыми входами первого и второго элементов И, выходы которых подключены соответственно к счетным входам первого и второго счетчиков младщих разр дов, два блока опроса, запоминающий блок, управл ющий триггер, пр мой выход которого соединен со вторым входом первого элемента И и первыми входами первого и второго многовходовых элементов И, инверсный выход управл ющего триггера подключен ко второму входу второго элемента И и первым входам третьего и четвертого многовходовых элементов И, выходы первого и второго блоков опроса подключены к первому и втО рому входам запоминающего блока, перва и втора группа выходов первого счетчика младших разр дов подключены ко вторым входам соответственно первого и второго многовходовых элементов И, перва и втора группа выходоввгорого счетчика младших разр дов подключена ко вторым входам соответственно третьего и четвертого мкоговходовых элементов И, выходы второго3. The disadvantage of this time interval meter is the complexity due to the presence of two multi-bit accumulating counters and polling circuits. In addition, the device has insufficient accuracy due to the recording in the memory device of false results if there are time intervals in the series that exceed the capacity of the meters. The purpose of the invention is to increase the reliability and accuracy of measurements. The goal is achieved by the fact that In a time interval meter containing a trigger, a calibrated frequency generator, the output of which is connected to the first inputs of the first and second elements AND, the outputs of which are connected respectively to the counting inputs of the first and second low-order counters, stores the block controlling the trigger, the direct output of which is connected to the second input of the first element AND and the first inputs of the first and second multi-input elements AND, the inverse output of the controlling trigger Yuchen to the second input of the second element And the first inputs of the third and fourth multi-input elements And the outputs of the first and second polling units are connected to the first and second inputs of the storage unit, the first and second group of outputs of the first low-order counter are connected to the second inputs of the first and second multi-input elements And, the first and second group of outputs of the second low-order counter are connected to the second inputs of the third and fourth multiple-input elements And, the outputs of the second and fourth In addition, the multi-input elements AND are connected to the installation inputs zero, respectively, of the second and first low-order counters, the high-order counter, interrogator, trigger, driver, and three OR elements are added, the outputs of the low-order counters through the first OR element are connected to the input the high-order counter, the first output of which is connected to the R input of an additional trigger, S whose input is connected to the input of setting the zero of the high-order counter, the outputs of the second element OR, and the T input trigger a, the direct output of which is connected to the third inputs of multi-input elements And, the inverse of the trigger is connected to the combined and to the inputs of the controlling trigger, the outputs of which through the driver are connected to the S input of the trigger, and the outputs of the first and third multi-input elements And are connected to the first inputs of the corresponding blocks polling directly and through the third element OR to the first input of the additional polling unit, the second input of which is connected to the second output of the high-order counter, b output - to the additional input apominayuschego unit, a direct output connected to trigger additional fourth and third inputs of the first multi-input AND gates, the outputs of the second and fourth multi-input AND gates are connected to the inputs of the second OR gate. The drawing shows a block diagram of the meter time intervals. The time interval meter consists of counters 1 and 2 younger bits, connected via an OR 3 element with a 4 high bits counter, to the outputs of counters 1, 2 and 4, 5-7 interrogation units connected, respectively, connected to the inputs of the storage unit 8, generator 9 a calibrated frequency connected to the inputs of the elements 10 and 11, the outputs of which are connected to the inputs of counters 1 and 2, and the other inputs to the outputs of the control trigger 12; four multi-input elements And 13-16, the inputs of elements 13 and 14 are connected to the outputs of counter 1, and the inputs of elements 15 and 16 to the outputs of counter 2, the outputs of elements And 13 and 15 are connected to interrogation blocks b and 5, respectively, and through the element OR 17 - with polling block 7, the other inputs of the elements I 13, 14, and 15 16 are connected in pairs with the direct (zero Q) and inverse (single Q) outputs of the control trigger 12, the outputs of the elements 14 and 16 are connected to the inputs of the zero setting counters 2 and 1 and through the element OR 18 - with the input of the installation to zero of the counter 4 and the installation input in units trigger 19, the input of which is set to zero is connected to the output of counter 4, and the direct output to the fourth inputs of elements 13 and 15; the output of element OR 18 is also connected to counting input T of trigger 20, the input of installation to which unit is connected via driver 21 to the outputs of the control trigger 12, the direct output of the trigger 20 is connected to the inputs of the elements 13-16, and the inverse output to the control 3 and K. inputs of the control trigger 12, the synchronization input C of which is the input 22 of the device. The device operates as follows. In the initial state, with the supply voltage on at the direct Q outputs of the flip-flops 12, 19 and 20, the zero inhibitory potentials, the counter I is set to zero, the control trigger 12 is prepared for receiving the pulses of the measured series by the resolving potential from a single the output Q of the trigger 20. Due to the presence of the resolving potential from the output Q of the trigger 12 at the input of the element AND, the pulses of the generator 9 pass to the input of the counter 2 and, after its overflow, through the element OR to the counter 4, and at the outputs of the element And 15 and 16 pulses query and set to zero is not formed, since their inputs are present prohibiting potentials from the outputs Q of flip-flops 19 and 20. If not carry out the initial setting of flip-flop 19 to zero ,. then after the overflow of the counter 4, the trigger 19 will automatically be set to zero and will give the inhibitory potential to the inputs of the elements 13 and 15 involved in the formation of the polling pulses. Consequently, the possibility of writing to the storage unit a code reflecting the initial state of the c4et4HKa 4 non-zero triggers and the zero 1 triggers of the counter 1 after supplying the supply voltage is excluded; at the same time, the meter in the circuit of the meters that work immediately after powering up without supplying input pulses of the measured series to the device, allows their outputs to be used for synchronization and ensuring the operability of other devices (not shown), such as a converter to rows, a pulse power circuits of the matrix memory, the indicator circuit with a dynamic character induction, typically constituting meters. The first pulse of the measured series of time intervals is fed to the input 22 of the device and switches the control trigger 12 to the opposite state, the potentials from the output of which open the element AND 10 and close the element AND 11. From this moment the counters 2 and 4 stop and the account starts calibrated frequency pulses, which are fed to the input of the low-order counter 1. By a single pulse generated by the shaper 21 from switching the control trigger 12, the flip-flop 20 is set to a state where the inhibit sweat The target from its output Q blocks the trigger 12 from switching by possible impulses of possible interferences following the input pulse of the measured series, and the inputs of elements 13 and 14 of the generation of interrogation pulses of the storage unit and the setting to zero are applied to the other potential of the trigger 20, but the polling pulse still cannot be generated, since the output Q of the trigger 19, and hence the inputs of the elements And 13 and 15 of the inhibitory potential. A subsequent set-up pulse is formed by the element AND 14 and sets the counters 2 and 4 to zero, and also sets the resolving potential at the output Q of the flip-flop 19. With the end of the setting pulse at zero, the flip-flop 20 returns to the initial state, locking the AND 13-16 elements from re-issuing polling pulses and setting to zero and enabling switching of the control trigger 12 by the second pulse of the measured series. Consequently, the counter code 2 and 4 are not transferred to the storage unit after the arrival of the first pulse of the measured series, since the AND 13 and 15 elements forming the interrogation pulses are prepared for operation by the trigger 19 only after the output of the single pulse by setting the 14 to zero, what happens After a certain time after arrival, the first pulse of the measured series. The second pulse of the measured series from the input 22 of the control trigger 12 is set in the opposite state, and the potentials from its outputs open the element 11 and lock the element 10. From that moment, the counting of pulses of the calibrated frequency starts, and the input of the low-order counter 2, counters 1 and 4 are stopped, fixing the code of the reshaped time interval between the first and second pulse of the measuring series. A single pulse, generated at the moment the control trigger 12 is switched by a signal, forms 21 trigger 20 again and is set in a state characterized by the presence of the inhibitory potential on the Y and K inputs of the control trigger 12 until the code transfer cycle of the measured time interval into the storage unit is completed and setting to zero the counters 1 and 4 pulses formed at the outputs of the elements And 15 and 16, the inputs of which received the resolving potential from the outputs Q of the flip-flops 20 and 12 and earlier from the flip-flop 19. One In the case of overflow of counters 1 and 4 with the code of the time interval between the first and second impulses, this code is not transferred to the storage unit, since trigger 19 after counter 4 overflow delivers the inhibitory potential to the input of element 15, which would generate a polling pulse on the arrival of the second pulse measured seoii. So, after the code has been written to the memory block, one of the low-order counters and the high-order counter become set to zero, the control trigger is prepared to receive the next pulse of the measured series, and tj the other low-order counter all the time counts from pulses calibrated frequency. At the same time, the number of pulses of calibrated frequency, received by this time in the low-order counter, should not exceed its capacitance. Measurement of all subsequent time intervals of the series is similar. The trigger triggering circuit 20 allows one-time generation of the polling pulses and setting the minor bits of the counters to zero, which makes it possible to combine the higher bits of the accumulative, counters and polling units into a single counter and its polling circuit. Since the time of reading and setting to zero takes a much smaller interval than that which makes it possible to measure the capacity of the combined counter, the circuit is significantly simplified, since the number of high-order triggers in the combined counter with the same capacity and elements in its interrogation circuit is half as long as known meter, which also increases the reliability of the meter as a whole, reduces its size, cost and power consumption. The triggering circuit of trigger 20, the inhibitory potential from whose output Q holds, until the first pulse of a series of measured intervals occurs, the two-input elements I 13 and 15, which form a polling pulse, transferring the counter code to the inputs of the storage unit, eliminates the fake code entry, reflecting the initial state of the non-zeroed triggers of the counter 4 and the zeroed triggers of the counter 1 after the application of the supply voltage. The presence in the circuit of the meter counters that work after the power is turned on and the intervals between the measured series without supplying the input pulses of the measured series to the control trigger allow the use of the outputs of the counters, in connection with which the use of additional devices for synchronization and ensuring the health of other devices is not required (not shown) A code converter, a pulsed power supply circuit of the memory array, an indicator circuit with a dynamic indication of symbols — usually included in the meters. The switching on circuit of the trigger 20, the resolving potential, from the output Q of which goes to the elements 13 and 15, which form the interrogation pulse in the event that the trigger of the pulse from the generator 21 arrives at the input S, and the inhibitory potential from the output of the same trigger holds the trigger on and to the inputs from switching to complete transfer of the measured interval code from counters to the storage unit and ending the pulse of setting the counters to zero, the falling edge of which on input C trigger 20 returns to its initial state and the prohibition with To trigger control input is removed, eliminates the entry of false short code in the presence of interference intervals following the successive pulses of the measured intervals. The invention The time interval meter containing a trigger, a calibrated frequency generator, the output of which is connected to the first inputs of the first and second elements AND, the outputs of which are connected respectively to the counting inputs of the first and second low-order counters, two polling units, a memory block, a control trigger , the direct output of which is connected to the second input of the first element AND and the first inputs of the first and second multi-input elements AND, the inverse output of the control trigger is connected to the second input for the second element And and the first inputs of the third and fourth multi-input elements And, the outputs of the first and second polling units are connected to the first and second inputs of the storage unit, the first and second group of outputs of the first low-order counter are connected to the second inputs of the first and second multi-input elements And, the first and second group of outputs in the low-order counter are connected to the second inputs of the third and fourth input elements, respectively, and the outputs of the second