SU1665506A1

SU1665506A1 - Device for determining the sum, difference and difference sign of two frequencies

Info

Publication number: SU1665506A1
Application number: SU884629050A
Authority: SU
Inventors: Леонид Павлович Коршунов; Лариса Григорьевна Коршунова; Леонид Александрович Гудков
Original assignee: Предприятие П/Я А-7501
Priority date: 1988-12-30
Filing date: 1988-12-30
Publication date: 1991-07-23

Abstract

Изобретение относитс к импульсной технике и может быть использовано в измерительной аппаратуре и системах управлени . Цель изобретени - расширение области применени устройства за счет сн ти ограничений на скважность входных импульсов. Дл достижени цели в устройство, содержащее формирователи 1 и 2 импульсов, триггеры 3 - 8, элемент 14 задержки, элемент ИЛИ 23, введены элементы И-НЕ 9 - 13, элемент 15 задержки, элементы И 16 - 20, элементы НЕ 21 и 22. Триггеры 3, 5 и 4, 6 осуществл ют фиксацию прихода входных импульсов. Триггер 7 по срезам импульсов с элементов 14 и 15 переключаетс в соответствующие состо ни . При наличии двух подр д импульсов на одной из входных шин 24 и 25 между двум импульсами на другой входной шине по вл етс импульс разностной частоты на выходной шине 27. На выходную шину 26 проход т импульсы суммарной частоты. При совпадении импульсов на входных шинах элемент И - НЕ 11 блокирует прохождение импульсов через элементы И 16 - 19. Триггер 8 фиксирует знак разности частот. 2 ил.The invention relates to a pulse technique and can be used in instrumentation and control systems. The purpose of the invention is to expand the field of application of the device due to the removal of restrictions on the duty cycle of the input pulses. To achieve the goal, a device containing shapers 1 and 2 pulses, triggers 3–8, delay element 14, element OR 23, AND – NE elements 9–13, delay element 15, AND elements 16–20, HE elements 21 and 22 are entered Triggers 3, 5 and 4, 6 fix the arrival of the input pulses. The trigger 7 on pulse cuts from elements 14 and 15 is switched to the corresponding states. If there are two consecutive pulses on one of the input buses 24 and 25, a differential frequency pulse appears on the output bus 27 between the two pulses on the other input bus. A total frequency pulse passes on the output bus 26. When the pulses on the input buses coincide, the AND element — NOT 11 blocks the passage of pulses through the AND elements 16 through 19. Trigger 8 fixes the sign of the frequency difference. 2 Il.

Description

Изобретение относится к импульсной технике и может быть использовано в измерительной аппаратуре и системах управления.The invention relates to a pulse technique and can be used in measuring equipment and control systems.

Цель изобретения - расширение обла- 5 сти применения устройства за счет снятия ограничений на скважность входных импульсов.The purpose of the invention is to expand the field of application of the device by removing restrictions on the duty cycle of input pulses.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 - временные диаграм- 1С Мы, характеризующие работу верхней или нижней части устройства.In FIG. 1 shows a structural diagram of a device; in FIG. 2 - time diagrams - 1C We characterizing the operation of the upper or lower part of the device.

Устройство содержит первый 1 и второй 2 формирователи импульсов, с первого по Шестой триггеры 3-8, с первого по пятый 1Е (элементы И-НЕ 9-13, первый 14 и второй 15 {элементы задержки, с первого по пятый элементы 14,16-20, первый 21 и второй 22 элементы НЕ, элемент ИЛИ 23, первую 24 и вторую 25 входные шины, первую 26, вто- 2( рую 27 и третью 28 выходные шины.The device contains the first 1 and second 2 pulse shapers, from the first to the Sixth triggers 3-8, from the first to the fifth 1E (elements NAND 9-13, the first 14 and second 15 {delay elements, from the first to fifth elements 14.16 -20, the first 21 and second 22 elements are NOT, an OR element 23, the first 24 and second 25 input buses, the first 26, second 2 (ruy 27 and third 28 output buses.

Входы первого 1 и второго 2 формирователей соединены с соответствующими Входными шинами 24 и 25, а выходы - с входами установки первого 3 и второго 4 2ί Триггеров, выходы которых соединены с Входами сброса соответственно третьего 5 И четвертого 6 триггеров и с первыми входами соответственно первого 9 и второго 10 Элементов И-НЕ, вторые входы которых 3( Объединены и соединены с инверсным выходом третьего триггера 5, третьи входы Объединены и соединены с инверсным выходом четвертого триггера 6, а выходы соединены с входами установки соответст- 3! Бенно третьего 5 и четвертого 6 триггеров, прямые выходы которых соединены с входаМи соответственно первого 14 и второго 15 Элементов, а также соединены соответственно с первым и вторым входами третьего 4( элемента И-НЕ 11, выход которого соединен с первыми входами первого 16, второго 17, третьего 18 и четвертого 19 элементов И.The inputs of the first 1 and second 2 shapers are connected to the corresponding Input buses 24 and 25, and the outputs are connected to the installation inputs of the first 3 and second 4 2ί Triggers, the outputs of which are connected to the Reset Inputs of the third 5 And the fourth 6 triggers, respectively, and with the first inputs of the first 9, respectively and the second 10 Elements AND NOT, the second inputs of which are 3 (Combined and connected to the inverse output of the third trigger 5, the third inputs are Combined and connected to the inverse output of the fourth trigger 6, and the outputs are connected to the inputs of the unit, respectively! 3 third 5 and fourth 6 triggers, the direct outputs of which are connected to the input Mi of the first 14 and second 15 Elements, as well as connected respectively to the first and second inputs of the third 4 (element AND-11, the output of which is connected to the first inputs of the first 16, second 17 , third 18 and fourth 19 elements I.

Первые выходы первого 14 и второго 15 элементов соединены с вторыми входами 4! Соответственно третьего 18 и четвертого 19 элементов И, а также через соответственно первый 21 и второй 22 элементы НЕ соединены с первыми входами соответственно четвертого 12 и пятого 13 элементов И-НЕ. 5' Вторые выходы первого 14 и второго 15 элементов соединены с входами сброса соответственно первого 3 и второго 4 триггеров, а также с вторыми входами соответственно первого 16 и второго 17 эле-· 5 ментов И, выходы которых соединены с входами соответственно сброса и установки . пятого триггера 7, прямой и инверсный выходы которого соединены с третьими входами соответствено третьего 18 и четвертогоThe first outputs of the first 14 and second 15 elements are connected to the second inputs 4! Accordingly, the third 18 and fourth 19 AND elements, as well as through the first 21 and second 22 elements, respectively, are NOT connected to the first inputs of the fourth 12 and fifth 13 elements AND, respectively. 5 'The second outputs of the first 14 and second 15 elements are connected to the reset inputs of the first 3 and second 4 triggers, as well as to the second inputs of the first 16 and second 17 elements of And · 5, respectively, the outputs of which are connected to the inputs of the reset and installation, respectively. the fifth trigger 7, the direct and inverse outputs of which are connected to the third inputs, respectively, of the third 18 and fourth

19элементов И,выходы которых соединены с входами соответственно установки и сброса шестого .-триггера 8, а также соединены соответственно с первым и вторым входами 5 элемента ИЛИ 23, выход которого соединен с второй выходной шиной 27.19 elements And, the outputs of which are connected to the inputs of the installation and reset of the sixth.-Flip-flop 8, respectively, and are also connected respectively to the first and second inputs 5 of the OR element 23, the output of which is connected to the second output bus 27.

Вторые входы четвертого 12 и пятого 13 элементов И-НЕ соединены соответственно с входом первого 14 и с вторым выходом 10 второго 15 элементов, а выходы соединены соответственно с первым и вторым входами пятого элемента И 20, выход которого соединен с первой выходной шиной 26. Выход шестого триггера 8 соединен с третьей вы15 ходной шиной 28.The second inputs of the fourth 12 and fifth 13 elements AND are NOT connected respectively to the input of the first 14 and second output 10 of the second 15 elements, and the outputs are connected respectively to the first and second inputs of the fifth element And 20, the output of which is connected to the first output bus 26. Output the sixth trigger 8 is connected to the third output bus 28.

Устройство работает следующим образом.The device operates as follows.

На вход устройства по шинам 24 и 25' поступает последовательность импульсов, 20 произвольных по частоте и длительности (фиг. 2, а). Импульсы частоты Fi с шины 24, пройдя через формирователь 1, который из длительности произвольной величины формирует короткие импульсы, запоминаются 25 на триггере 3, а импульсы частоты F2 с шины 25, пройдя аналогичный формирователь 2 на триггере 3 (фиг. 2, б).A sequence of pulses, 20 arbitrary in frequency and duration (Fig. 2a), is input to the device input via buses 24 and 25 '. Pulses of frequency Fi from bus 24, passing through driver 1, which from the duration of an arbitrary value produces short pulses, are stored 25 on trigger 3, and pulses of frequency F2 from bus 25, passing through similar driver 2 on trigger 3 (Fig. 2, b).

Если триггеры 3 и 4 установлены одновременно - случай, когда частоты Fi и F₂30 равны и синфазны - триггер 5 через элемент И-НЕ 9 и триггер 6 через элемент И-НЕ 10 будут установлены в состояние 1 и нулевыми потенциалами с вторых выходов заблокируют элементы И-НЕ 9 и 10 (фиг. 2, в-д). 35 Единичное состояние триггеров 5 и 6 формирует 0 на. выходе элемента И-НЕ 11, который блокирует воздействие на триггер 7 через элементы И 16 и И 17 сигналов с триггеров 5 и 6 через элементы 14 и 15, а 40 также блокирует по первым входам элемен, ты И 18 и И 19. Элемент 14 (фиг. 2, е), элемент НЕ 21 и элемент И-НЕ 12, а также элемент 15 задержки, элемент НЕ 22 и элемент И-НЕ 13 формируют два разнесенных 45 во времени импульса, которые, пройдя через элемент И 20, поступают в шину 26 как сигнал суммы двух частот F1+F2. Триггеры 7 и 8 при этом остаются в предыдущем состоянии. Сигнал с первого выхода триггера 5, 50 пройдя элемент 14 задержки, устанавливает в 0 триггер 3' и далее триггер 5, сигнал с первого триггера 6, пройдя элемент 15 задержки, устанавливает в 0 триггер 4 и далее триггер 6.If triggers 3 and 4 are set at the same time - the case when the frequencies Fi and F ₂ 30 are equal and in phase - trigger 5 through the NAND 9 element and trigger 6 through the NAND 10 element will be set to state 1 and will block with zero potentials from the second outputs elements NAND 9 and 10 (Fig. 2, e). 35 The single state of triggers 5 and 6 forms 0 on. the output of the AND-NOT 11 element, which blocks the effect on the trigger 7 through the And 16 and And 17 elements of the signals from the triggers 5 and 6 through the elements 14 and 15, and 40 also blocks the elements at the first inputs, you And 18 and And 19. Element 14 (Fig. 2, f), the element HE 21 and the AND-NOT 12 element, as well as the delay element 15, the HE 22 element and the AND-HE 13 element form two spaced apart 45 in time pulses, which, passing through the AND 20 element, arrive to bus 26 as a signal of the sum of two frequencies F1 + F2. Triggers 7 and 8 remain in the previous state. The signal from the first output of the trigger 5, 50 passing the delay element 14, sets the trigger 3 'to 0 and then the trigger 5, the signal from the first trigger 6, passing the delay element 15, sets the trigger 4 to 0 and then the trigger 6.

При равенстве частот Fi и F₂, но не совпадении их фаз, например фаза Fi опережает фазу F₂, первым установлен в 1 триггер 3 и далее триггер 5. Установившись в состояние 1, триггер 5 сигналом,с инверсного выхода заблокирует элементы И-НЕ 9 и 10.If the frequencies Fi and F _{2 are} equal, but their phases do not coincide, for example, the phase Fi is ahead of phase F ₂ , it is first set to 1 trigger 3 and then trigger 5. After setting to state 1, trigger 5 will block AND-NOT elements from the inverted output 9 and 10.

Единичное состояние триггера 5 и нулевое состояние триггера 6 не вызовут блокировки элементов И 16-19, но сигнал с первого выхода триггера 5, пройдя через элемент 14, через элемент И 18 не пройдёт, так как триггер 7, находящийся в нулевом состоянии, заблокирует элемент И 18 по третьему входу. Сигналом с второго выхода элемента 14 (фиг. 2) триггер 3_; а затем триггер 5 установлены в 0, а срезом этого импульса триггер 7 через элемент И 16 установлен в состояние 1 ” (фиг. 2). К моменту установки триггера 7 в единичное состояние на втором входе элемента И 18 установлен 0, поэтому импульс с шины 24 через устройство на шину 27 не пройдет, элементами 14, НЕ 21, И-НЕ 12 и И 20 на шине 26 сформирован импульс суммы двух частот Fi+F₂.The single state of trigger 5 and the zero state of trigger 6 will not cause blocking of elements And 16-19, but the signal from the first output of trigger 5, passing through element 14, will not pass through element And 18, since trigger 7, which is in the zero state, will block the element And 18 on the third entrance. The signal from the second output of the element 14 (Fig. 2) trigger 3 _; and then trigger 5 is set to 0, and with a slice of this pulse, trigger 7 through element And 16 is set to 1 ”(Fig. 2). By the time the trigger 7 is set to a single state, the second input of the And 18 element is set to 0, so the pulse from bus 24 through the device will not pass to the bus 27, with elements 14, NOT 21, AND-12 and AND 20, a pulse of the sum of two is formed on bus 26 frequencies Fi + F ₂ .

Поступивший импульс с шины 25, запомнится на триггере 4 и, после снятия триггером 5 сигнала блокировки с входа элемента И-НЕ 10, установит в состояние 1 триггер 6. От сигнала с первого выхода триггера 6 элементами 15, НЕ 22, И-НЕ 13 и И 20 на шине 26 сформирован импульс суммы F1+F2. Сигнал с первого выхода элемента 15 через элемент И 19 не пройдет так как элемент И 19 по третьему входу заблокирован триггером 7. Сигналом с второго выхода элемента 15 (по срезу) через элемент И 17 триггер 7 установлен в состояние 0. К моменту установки триггера 7 в состояние 0 сигнал с второго входа элемента И 19 снят, так как сигналом с второго выхода элемента 15 установлен в состояние 0 триггер 4 и далее триггер 6.The received impulse from bus 25 will be remembered on trigger 4 and, after removal by trigger 5 of the blocking signal from the input of AND-NOT 10 element, it will set trigger 1 to state 6. From the signal from the first output of trigger 6 by elements 15, NOT 22, AND-NOT 13 and And 20, a pulse of the sum F1 + F2 is generated on the bus 26. The signal from the first output of element 15 through the And 19 element will not pass because the And 19 element at the third input is blocked by the trigger 7. The signal from the second output of the element 15 (cut off) through the And 17 element, the trigger 7 is set to 0. By the time the trigger 7 is installed to state 0, the signal from the second input of element And 19 is removed, since the signal from the second output of element 15 is set to state 0 trigger 4 and then trigger 6.

Если частота Ft больше частоты F₂, то с частотой F1-F2 в чередовании импульсов Fi и F₂ после F₂ пройдет два очередных импульса Fi. Первым импульсом Fi триггер 7 установлен в состояние 1 (подробно процесс прохождения сигналов Fi и F₂ описан выше) и к моменту прихода второго импульса Fi элемент И 18 по третьему входу разблокирован и импульс Fi пройдет через элементы И 18 и ИЛИ 23 на шину 27, как сигнал (Fi-F₂).If the frequency Ft is greater than the frequency F ₂ , then with the frequency F1-F2 in the alternation of pulses Fi and F ₂ after F ₂ will pass two successive pulses Fi. The first pulse Fi trigger 7 is set to state 1 (the process of passing signals Fi and F ₂ described in detail above) and by the time the second pulse Fi arrives, the element And 18 on the third input is unlocked and the pulse Fi passes through the elements And 18 and 23 to the bus 27, as a signal (Fi-F ₂ ).

Импульсом F₂ триггер 7 вновь установлен в состояние 0”. Триггер 8 от воздействия второго импульса Fi установится в состояние , соответствующее значению Fi>F₂.Pulse F ₂ trigger 7 is again set to 0 ”. The trigger 8 from the influence of the second pulse Fi is set to a state corresponding to the value Fi> F ₂ .

Если частота F₂ больше частоты Fi, то с ) частотой F₂-Fi триггеры 4 и 6 за один период Fi .установлены дважды очередным импульсом F₂. Первым импульсом F₂ триггер 7 установлен в состояние 0, второй импульс F₂ пройдет через элемент И 19 и элемент ИЛИ 23 на выход устройства на шину 27, как сигнал (F1-F2). Одновременно с этим второй импульс F₂ установит триггер 8 в состояние, соответствующее значению Fi < F₂.If the frequency F _{2 is} greater than the frequency Fi, then c) the frequency F ₂ -Fi triggers 4 and 6 for one period Fi. Are set twice by the next pulse F ₂ . The first pulse F ₂ trigger 7 is set to state 0, the second pulse F ₂ passes through the element And 19 and the element OR 23 to the output of the device on the bus 27, as a signal (F1-F2). At the same time, the second pulse F ₂ sets the trigger 8 in the state corresponding to the value Fi <F ₂ .

Работа устройства не зависит от скважности входных импульсов.The operation of the device does not depend on the duty cycle of the input pulses.

Claims

Claim

A device for generating the sum, difference and sign of the difference of two frequencies, containing the first and second pulse shapers, the inputs of which are connected respectively to the first and second input buses, from the first to the sixth triggers, the first delay element, the OR element, the first, second and third output buses, moreover, the output of the sixth trigger is connected to the third output bus, characterized in that, in order to expand the duty cycle of the input pulses, the first to fifth AND-NOT elements, the second delay element, from the first to the fifth ele And, the first and second elements are NOT, and the outputs of the first and second pulse shapers are connected to the inputs of the installation, respectively, of the first and second triggers, the outputs of which are connected to the reset inputs of the third and fourth triggers, respectively, and with the first inputs, respectively, of the first and second elements AND the second inputs of which are connected to the inverse output of the third trigger, the third inputs are connected to the inverse output of the fourth trigger, and the outputs are connected to the inputs of the installation, respectively, of the third and fourth Iggers, the direct outputs of which are connected to the inputs of the first and second delay elements, respectively, and are also connected to the first and second inputs of the third AND-NOT element, the output of which is connected to the first inputs of the first second, third and fourth AND elements, while the first outputs of the first and the second delay elements are connected to the second inputs of the third and fourth elements of And, respectively, and also, respectively, through the first and second elements are NOT connected to the first inputs of the fourth and fifth e, respectively AND-NOT elements, the second outputs of the first and second delay elements are connected to the reset inputs of the first and second triggers, respectively, as well as to the second inputs of the first and second AND elements, respectively, whose outputs are connected to the inputs of the fifth trigger setup and reset, direct and inverse outputs which are connected to the third inputs of the third and fourth AND elements, respectively, whose outputs are connected to the inputs of the installation and reset of the sixth trigger, respectively, and are also connected respectively to the first the second inputs of the OR element, the output of which is connected to the second output bus, while the second inputs of the fourth and fifth elements AND are NOT connected respectively to the input of the first 5 and second output of the second delay elements, and the outputs are connected respectively to the first and second inputs the fifth element And, the output of which is connected to the first output bus.

- FIG. 2 Compiled by A. Smirnov Editor G. Gerber Tehred M. Morgenthal Corrector E. Lonchakova

Order 2399 Circulation 471 Subscription

VNIIIPI of the State Committee for Inventions and Discoveries under the State Committee for Science and Technology of the USSR 113035, Moscow, Zh-35, Raushskaya nab., 4/5

Production and Publishing Combine Patent, Uzhgorod, 101 Gagarin St.