SU1175021A1 - Device for checking pulse sequence - Google Patents

Device for checking pulse sequence Download PDF

Info

Publication number
SU1175021A1
SU1175021A1 SU843709654A SU3709654A SU1175021A1 SU 1175021 A1 SU1175021 A1 SU 1175021A1 SU 843709654 A SU843709654 A SU 843709654A SU 3709654 A SU3709654 A SU 3709654A SU 1175021 A1 SU1175021 A1 SU 1175021A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
group
connected respectively
output
Prior art date
Application number
SU843709654A
Other languages
Russian (ru)
Inventor
Павел Адольфович Гойхман
Михаил Ехилевич Добровинский
Борис Соломонович Фланчик
Original Assignee
Научно-Исследовательский Институт Автоматизации Управления И Производства
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Исследовательский Институт Автоматизации Управления И Производства filed Critical Научно-Исследовательский Институт Автоматизации Управления И Производства
Priority to SU843709654A priority Critical patent/SU1175021A1/en
Application granted granted Critical
Publication of SU1175021A1 publication Critical patent/SU1175021A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ, содержащее ft входных пин, первый и второй элементы ИЛИ, коммутатор, п элементов запрета, первую группу из и элементов И, линию задержки и индикатор , причем 1,2,....п-й выходы коммутатора через последовательно соединенные элемент запрета и элемент И подключены соответственно к 1,2,..,,,П.-м входам второго элемента ИЛИ и к 1,2,..., п-м входам индикатора , выход первого элемента ИЛИ соединен с входом коммутатора и через линию задержки св зан с вторыми входами 1,2,..., элементов И первой группы, 1,2,..., п-ые входы первого элемента ИЛИ соединены соответственно с вторыми входами 1,2,..., П.-ГО элементов запрета, выход второго элемента ИЛИ  вл етс  выходом устройства, отличающеес  тем, что, с целью повышени  помехоустойчивости и расширение функциональных возможностей, в него введены п формирователей импульсов , ц элементов задержки и втора  группа из и элементов И, причем Q S входы 1, 2, . . ., (г -го формирователей св заны соответственно с входами СП 1, 2, .. ., (а-го элементов задержки и с 1,2,..., п-ми входными шинами, выходы 1,2,..., гг-го формирователей подключены соответственно к первым входам 1, 2,. . ., П.-ГО элементов И второй группы, к вторым входам которых подключены соответственно входы 1,2,..., Н. -го элементов задержки, а выходы 1,2,..., и-го элементов И второй группы соединены соответственно с 1,2,..., Н-ми входами первого элемента ИЛИ.A DEVICE TO CONTROL THE PULSE SEQUENCE, containing ft input pins, the first and second OR elements, the switch, the prohibition elements, the first group of and AND elements, the delay line and the indicator, with 1,2, .... the nth switch outputs through the prohibition element connected in series and the AND element are connected respectively to the 1,2, .. ,,, P. of the m inputs of the second OR element and to the 1,2, ..., n m inputs of the indicator, the output of the first OR element is connected to the input the switch and through the delay line is connected to the second inputs 1,2, ..., elements of AND of the first group, 1,2, ..., the p-th inputs of the first element OR are connected respectively to the second inputs 1,2, ..., P. — TH of the prohibition elements, the output of the second element OR is the output of the device, characterized in that, in order to improve the noise immunity and expansion of functionality, it introduced n pulse formers, q delay elements and the second group of And elements, with QS inputs 1, 2,. . ., (of the th formers are associated respectively with the inputs of SP 1, 2, ...., (a-th of the delay elements and with 1,2, ..., n-m input buses, outputs 1,2, .. ., yy-th formers are connected respectively to the first inputs 1, 2, ..., P., P. AND of the second group, the second inputs of which are connected respectively to the inputs 1,2, ..., N. of the delay elements, and the outputs 1,2, ..., and -th elements AND of the second group are connected respectively with 1,2, ..., N-th inputs of the first element OR.

Description

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. ) Цель изобретени  - повышение помехоустойчивости и расширение функциональных возможностей устройства . На чертеже приведена структурна  схема устройства дл  контрол  последовательности импульсов. Устройство содержит rt входных шин 1.1-1. И ,(1 формирователей 2.1-2.Л импульсов, иэлементов 3,13 .М- задержки, первую группу элементов И 4.1-4.h первый:элемент ИЛИ коммутатор 6,м элементов 7.1-7.К за прета, вторую группу элементов И 8.1-8.U, второй элемент ИЛИ 9, элемент 10 задержки и индикатор 11 Входы формирователей импульсов 2.1-2. Ни элементов 3.1-З.И задержки , поканально соединены с соответст вующими входными шинами 1.1-1.h, вы ходы формирователей 2.1-2.Vt импульсов подключены соответственно к первым входам элементов И второй группы 8.1-8.И, к вторым входам ко торых подключены соответственно вых ды элементов 3 .1-3 .W .задержки, а вы ходы элементов И второй группы 8.1-8.П соединены соответственно с 1,2,. .., h. входами первого элемента ИЛИ 5 и со вторыми входами элементов 7.1-7,п. запрета, выход первого элемента ИЛИ 5 соединен с входом коммутатора 6 и через линию 10 задержки св зан со вторыми входами элементов И первой группы 4.1-4,, 1.2,...,к выходы коммутатора 6 чере последовательно соединенные элементы 7.1-7.л запрета и элемент И первой группы 4.1-4.4 поканально соединены соответственно с 1.2и -входами второго элемента ИЛИ 9 и с 1.2,..., п входами индикатора Т1, выход второго элемента ИЛИ 9  вл ет с  выходом устройства. Устройство дл  контрол  последовательности импульсов работает еледуи цим образом. Контролируемый сигнал первого канала с первой входной шины 1.1 постзшает на вход формировател  2.1 импульсов и одновременно на вход первого элемента 3.1 задержки, Сни- маемый с выходов элементов 2.1 и 3.1 сигнал объедин етс  на элементе И 8.1 и поступает на первый вход первого . элемента ИЛИ 5 и одновременно на второй вход первого элемен:та 7.1 запрета. С выхода первого элемента ИЛИ 5 контролируемый сигнал поступает на вход коммутатора 6. При совпадении контролируемого сигнала, пришедшего с первого выхода коммутатора 6 на первый вход соответствующего элемента 7.1 запрета с сигналом, пришедшим с выхода элемента И 8.1 на второй вход элемента 7.1 Загфета на. выходе элемента 7.1 запрета по витс  нулевой (потенциал, свидетельствующий о том, что поступил сигнал с первого канала. С приходом сигнала с второго канала в коммутатор 6 последний переключаетс  во второе состо ние , т.е. на втором его выходе по витс  сигнал 1, которьй аналогичным образом сравниваетс  с сигналом , поступившим с выхода элемента И 8.2. Така  последовательность работы сохранитс  до прихода импульса с п-го канала от п -ой входной шины. G приходом этого сигнала коммутатор 6 устанавливаетс  в исходное состо ние, после чего цикл контрол  возобновл етс . I . При отсутствии сигнала, например, с второго канала, и поступлени  сигнала по третьему каналу, коммутатор 6 Переключаетс  во второе состо ние (1 на втором выходе). Этот сигнал поступает на вход элемента 7,2 запрета . С приходом сигнала с третьего канала на выходе элемента 7.2 запрета по витс  сигнал несоответстви  в виде высокого уровн . Импульсные сигналы несоответстви  с выходов элементов 7.1-7.% запрета после срабатывани  элемента 10 задержки поступают через соответствующие элементы И 4,1-4.а на соответствующие входы 1.2..,,f второго элемента ИЖ 9 и одновременно на индикаторе 11 фиксируетс  номер канала, в котором произошел сбой (загораетс  соответствукщий светодиод), и индикатор блокируетс . На выходе второго элемента ИЛИ 9 (этот выход  вл етс  выходом устройства), по вл етс  сигнал , свидетельствующий о нарушении пор дка последовательности импульсов. В случае по влени  лишнего импульса в одном из каналов, коммутатор 6 переключаетс  в слвдунлцее состо ние, в то врем  как импульс, по следующему каналу еще не поступил , в св зи с чем на выходе соответствующего элемента 7,1-7.И-запре возникает сигнал несоответстви , которьй поступаетчерез сЪответству щий элемент И 4.1-4.и на индикатор 11, где фиксируетс  номер канала, в котором произошел сбой. Сигналы с выходов элементов И 4.1-4.W. поступают также на соответствующие вхо ды второго элемента ИЛИ 9, на выходе которого по витс  сигнал, свиде . тельствующий о нарзтпении пор дка по ледовательности импульсов. Дл  предотвращени  ложного срабатьшани , св занного с дребезгом в цеп х входных сигналов, формироеватели импульсов 2.1-2,ив ответ на 21 4 ;вс кое превышение входным сигналом уровн  порога логической 1 формирует импульс, дпительность которого заведомо больше максимальной дли:тельности одного периода пульсации фронта, но заведомо меньше длительности полезного контролируемо, :го сигнала. Этот импульс, поступа  на входы элементов И 8.1-8.Л , блокиРУ6Т прохождение через них входных импульсов, задержанных по переднему фронту элементами задержки 3.1-3. на врем  переходных ттроцессов в формирователе . Таким образом осуществл  етс  блокировка всех входных- сигналов с длительностью, меньшей . тельности импульса формировател . Элемент 10 задержки обеспечивает надежность работы устройства в переходных режимах.The invention relates to a pulse technique and can be used in automation and computing devices. ) The purpose of the invention is to increase the noise immunity and enhance the functionality of the device. The drawing shows a block diagram of a device for controlling a sequence of pulses. The device contains rt input bus 1.1-1. And, (1 shapers 2.1-2. L pulses, and elements 3.13 .M - delays, first group of elements AND 4.1-4.h first: element OR switch 6, elements 7.1-7. K for pret, second group of elements And 8.1-8.U, the second element OR 9, the delay element 10 and the indicator 11 The inputs of the pulse formers 2.1-2. Neither the elements 3.1-З.И and the delays are connected per channel to the corresponding input buses 1.1-1.h, the outputs of the drivers 2.1-2.Vt pulses are connected respectively to the first inputs of elements AND of the second group 8.1-8. And, to the second inputs of which are connected respectively the outputs of the elements 3 .1-3 .W. Delays, and outputs of elements AND of the second group 8.1-8.P are connected respectively with 1,2, ..., h. Inputs of the first element OR 5 and with the second inputs of elements 7.1-7, p Prohibition, the output of the first element OR 5 is connected to the input of the switch 6 and through line 10 delay is connected with the second inputs of the elements AND of the first group 4.1-4, 1.2, ..., to the outputs of the switch 6 through sequentially connected elements 7.1-7. l ban and element AND of the first group 4.1-4.4 are connected per channel to respectively 1.2i-inputs of the second element OR 9 and 1.2, ..., n inputs of the indicator T1, the output of the second lementa OR 9 is a yield of the device. The device for controlling the sequence of pulses operates in a cyan mode. The monitored signal of the first channel from the first input bus 1.1 is sent to the input of the driver 2.1 pulses and simultaneously to the input of the first delay element 3.1. The signal removed from the outputs of elements 2.1 and 3.1 is combined at the AND 8.1 element and fed to the first input of the first one. element OR 5 and at the same time the second input of the first element: that 7.1 prohibition. From the output of the first element OR 5, the monitored signal is fed to the input of switch 6. If the monitored signal that came from the first output of switch 6 to the first input of the corresponding prohibition element 7.1 coincides with the signal that came from the output of element 8.1 to the second input of element 7.1 of Zagatta. the output of the inhibit element 7.1 is zero (potential indicating that the signal came from the first channel. With the arrival of the signal from the second channel, the switch 6 switches to the second state, i.e., its second output goes through signal 1, which is likewise compared to the signal received from the output of an E 8.2 element. This sequence of operation is preserved until the pulse arrives from the nth channel from the nth input bus. G arrival of this signal switches 6 to its initial state, after which the loop The ol resumes .If there is no signal, for example, from the second channel, and the signal arrives on the third channel, the switch 6 switches to the second state (1 on the second output). This signal goes to the input of the prohibition element 7.2. signal from the third channel at the output of element 7.2 of the prohibition on wits the signal is inconsistent in the form of a high level. Pulse signals of inconsistency from the outputs of elements 7.1–7.% of the ban after the response of element 10 delay arrive through the corresponding elements AND 4.1–4.a to the corresponding inputs 1.2 .., , f of the second element IL 9 and at the same time on the indicator 11 the number of the channel in which the failure occurred (the corresponding LED lights up) is fixed, and the indicator is blocked. At the output of the second element OR 9 (this output is the output of the device), a signal appears indicating a violation of the sequence of pulses. In the event of an extra pulse in one of the channels, the switch 6 switches to the next state, while the pulse on the next channel has not yet arrived, due to which at the output of the corresponding element 7.1-7. there is a mismatch signal, which comes through the corresponding element AND 4.1-4.and indicator 11, where the number of the channel in which the failure occurred is recorded. The signals from the outputs of the elements and 4.1-4.W. also arrive at the corresponding inputs of the second element OR 9, at the output of which a signal is sent, on the form. He has a narcotic effect on the sequence of pulses. To prevent spurious shading associated with bounce in the input signal chains, pulse shaping 2.1-2, and in response to 21 4; the input signal level is exceeded by a logic level 1 which generates a pulse that is obviously greater than the maximum duration of one pulsation period front, but obviously less than the duration of the useful controlled, th signal. This impulse, arriving at the inputs of elements AND 8.1-8.L, blocking the passage of input pulses through them, delayed along the leading edge by delay elements 3.1-3. at the time of transitional tt processes in the former. In this way, all input signals are blocked with a duration shorter. pulse shaping power. Element 10 delay ensures the reliability of the device in transient conditions.

Claims (1)

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ, содержащее rt входных шин, первый и второй элементы ИЛИ, коммутатор, п элементов запрета, первую группу из η 'элементов И, линию задержки и индикатор, причем 1,2,..., η-й выходы коммутатора через последовательно соединенные элемент запрета и элемент И подключены соответственно кDEVICE FOR CONTROLLING A PULSE SEQUENCE, containing rt input buses, first and second OR elements, a switch, n inhibit elements, a first group of η 'AND elements, a delay line and an indicator, with the 1,2, ..., ηth outputs of the switch through the series-connected prohibition element and the AND element are connected respectively to 1,2,.,,, П.-м входам второго элемента ИЛИ и к 1,2,..., η-м входам индикатора, выход первого элемента ИЛИ соединен с входом коммутатора и че рез линию задержки связан с вторыми входами 1,2,..., и то элементов И первой группы, 1,2,..., д-ые входы первого элемента ИЛИ соединены соответственно с вторыми входами1,2, ... , 2, ..., and then the elements of the AND of the first group, 1,2, ..., d-th inputs of the first element OR are connected respectively with the second inputs 1.2.. .., П-то элементов запрета, выход второго элемента ИЛИ является выходом устройства, отличающееся тем, что, с целью повышения помехоустойчивости и расширение функциональных возможностей, в него введены η формирователей импульсов, п элементов задержки и вторая группа из η элементов И, причем входы 1,2,..., (г -го формирователей связаны соответственно с входами1.2 ... And, and the inputs 1,2, ..., (of the r-shapers are connected respectively with the inputs 1.2.. ..,η-го элементов задержки и с1.2 .. .., ηth delay elements and with 1.2.. .., Н.-МИ входными шинами, выходы 1,2,..., гг-го формирователей подключены соответственно к первым входам 1,2,..., п-го элементов И второй группы, к вторым входам которых подключены соответственно входы 1,2,..., и. -го элементов задержки, а выходы1.2 ... which are connected respectively inputs 1,2, ..., and. of the delay elements, and the outputs 1,2,..., и-го элементов И второй группы соединены соответственно с •1,2,..., П-ми входами первого элемента ИЛИ.1,2, ..., of the th element AND of the second group are connected respectively with • 1,2, ..., П-mi inputs of the first element OR. ιι Η 175021 2Η 175021 2
SU843709654A 1984-01-31 1984-01-31 Device for checking pulse sequence SU1175021A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843709654A SU1175021A1 (en) 1984-01-31 1984-01-31 Device for checking pulse sequence

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843709654A SU1175021A1 (en) 1984-01-31 1984-01-31 Device for checking pulse sequence

Publications (1)

Publication Number Publication Date
SU1175021A1 true SU1175021A1 (en) 1985-08-23

Family

ID=21106956

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843709654A SU1175021A1 (en) 1984-01-31 1984-01-31 Device for checking pulse sequence

Country Status (1)

Country Link
SU (1) SU1175021A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 416850, кл. Н 03 К 5/19, 1973. Авторское свидетельство СССР .№ 930630, кл. Н 03 К 5/19, 1980. *

Similar Documents

Publication Publication Date Title
SU1175021A1 (en) Device for checking pulse sequence
SU930630A1 (en) Device for monitoring pulse train
SU1529444A1 (en) Binary counter
SU1158968A1 (en) Device for time signal correction
SU1233271A1 (en) Multichannel device for time discrimination of pulsed signals
SU1714797A1 (en) Device for control over pulse train
SU1241457A1 (en) Level distributor
SU1739492A1 (en) Device for separating first and latest pulses in train
SU1525885A1 (en) Pulse shaper
SU716141A1 (en) Pulse shaper
SU1007189A1 (en) Device for time division of pulse signals
SU1128378A2 (en) Device for separating two pulse sequences
SU1420653A1 (en) Pulse synchronizing device
SU1138944A1 (en) N-digit counter with check
SU1291985A1 (en) Device for checking pulse distributor
RU2069450C1 (en) Device for time-division multiplexing of two pulse signals
SU1506524A1 (en) Pulse shaper
SU1150745A1 (en) Device for detection of pulse loss
SU1042171A1 (en) Device for checking multi-channel pulse sequences
SU1091162A2 (en) Priority block
SU1092718A1 (en) Pulse duration discriminator
SU999152A1 (en) Pulse-time code decoder
SU560222A1 (en) Device for converting binary code to gray code and vice versa
SU1432751A1 (en) Phase synchronizer
SU1497741A2 (en) Reversible counter control unit