SU1660000A1 - Устройство управлени - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в качестве контроллера АСУ технологическими процессами. Целью изобретени   вл етс  сокращение аппаратурных затрат. Устройство содержит блок 1 формировани  команд, регистр 2, дешифраторы 3, 4, с первого по седьмой элементы И 5-11, коммутатор 12, мультиплексор 13, счетчик 14, блок 15 элементов И, триггеры 16, 17, элементы ИЛИ 18-20, генератор синхроимпульсов 21 с соответствующими св з ми. Функционирование устройства с переменной длительностью такта, кратной минимально необходимому времени выполнени  любого такта, позвол ет оптимально повысить быстродействие устройства, а получение выходных управл ющих сигналов в серии импульсов, синхронизированных с синхроимпульсами генератора, значительно расшир ет класс решаемых задач. 3 ил.

Description

4jlJl n j:LIlILJl D

t П П П П-П П t /ТТ-Л J

/ J

из {ПJ

ив

И10

И1

L

и

Фиг Z

Claims (1)

1. Формула изобретени 

   Устройство управлени , содержащее блок формировани  команд, регистр, первый дешифратор, первый элемент ИЛИ. с первого по третий элементы И, мультиплексор , счетчик, блок элементов И, генератор синхроимпульсов, причем выход кода адреса регистра соединен с входом адреса блока формировани  команд, выход пол  операций которого соединен с информационным входом регистра, выход пол  операций которого соединен с входом дешифратора, выход которого соединен с первым входом блока элементов И, выход которого  вл етс  выходом операций устройства, выход пол  номера операции регистра соединен с адресным входом мультиплексора, выход

   которого соединен с вторым входом блока элементов И, выход генератора синхроимпульсов соединен с первыми входами с первого по третий элементов И, выходы первого и второго элементов И соединены соответственно с входом синхронизации регистра и с входом вычитани  единицы счетчика, отличающеес  тем, что, с целью сокращени  аппаратурных затрат, оно содержит первый и второй триггеры, второй дешифратор, второй и третий элементы ИЛИ. коммутатор, с четвертого по седьмой элементы И, причем выход генератора синхроимпульсов соединен с первыми входами п того и седьмого элементов И, с первым информационным входом мультиплексора, выход первого элемента И соединен с первыми входами первого и третьего элементов ИЛИ, выход которого соединен со счетным входом второго триггера, пр мой выход которого соединен с вторым входом второго элемента И, с управл ющим входом коммутатора и с первым входом четвертого элемента И, выход которого соединен с вторым информационным и со стробирующим входами мультиплексора, выход пол  длительности операции регистра соединен с первым информационным входом коммутатора , выход которого соединен с информационным входом счетчика, информационные выходы которого соединены с остальными информационными входами мультиплексора и с входами второго дешифраторэ , первый выход которого соединен с вторыми входами первого и третьего элементов И и с третьим входом второго элемента И, инверсный выход второго триггера соединен с третьими входами первого и

   третьего элементов И, выход третьего элемента И соединен с вторым входом первого элемента ИЛИ, выход которого соединен с входом записи счетчика, выход пол  длительности паузы регистра соединен с вторым информационным входом коммутатора, с входом второго элемента ИЛИ, выход которого соединен с вторым входом седьмого элемента И, с первым входом шестого элемента И, выход которого

   соединен со счетным входом первого триггера , выход которого соединен с вторыми входами четвертого и п того элементов И, выход п того элемента И соединен с вторым входом третьего элемента ИЛИ, второй выход второго дешифратора соединен с вторым входом шестого элемента И, с третьими входами п того и седьмого элементов И, выход седьмого элемента И соединен с третьим входом третьего элемента И.

   ив

   t П П П П-П П j

   Риг.З