SU1654813A1

SU1654813A1 - Устройство дл вычитани

Info

Publication number: SU1654813A1
Application number: SU894704583A
Authority: SU
Inventors: Аскольд Николаевич Мелихов; Владимир Петрович Карелин; Виктор Николаевич Решетняк
Original assignee: Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1989-06-14
Filing date: 1989-06-14
Publication date: 1991-06-07

Abstract

Изобретение относитс к вычисли- тельной технике и может быть использовано в устройствах распознавани , образов поиска информации и в системах прин ти решений в нечетких услови х. Целью изобретени вл етс расширение функциональных возможностей устройства за счет осуществлени операций конъюнкции, дизъюнкции, штрих Чеффера, стрелки Пирса и вычислени разности нечетких переменных . Цель достигаетс введением в устройство, содержащее первый и второй регистры сдвига, группу элементов И, группу элементов ИЛИ и элемент И, второго элемента И, двух элементов ЗАПРЕТ, двух элементов ИЛИ, двух коммутаторов и новых св зей . Это дает возможность реализовать на устройстве кроме операций вычислени модул разности, степени нечетного равенства и отрицани ,также вышеуказанные операции в нечеткой логике над операндами, представленными в унитарном коде. 2 ил. (/

Description

Изобретение относитс к вычислительной технике и может быть использовано в устройствах распознавани образцов, поиска информации и в системах прин ти решений в нечетких услови х.

Цель изобретени - расширение функциональных возможностей устройства за счет осуществлени операций конъюнкции , дизъюнкции, штрих Шеффера, стрелки Пирса и вычислени разности нечетких переменных.

На фиг.1 приведена функциональна схема устройства дл вычитани ; на фиг.2 - функциональна схема коммутатора .

Устройство дл вычитани содержит регистры 1 и 2 сдвига, коммутаторы

3 и 4, группу 5 элементов И, группу 6 элементов ИЛИ, элемент ЗАПРЕТ 7, элемент И 8, элемент ИЛИ 9, элемент ЗАПРЕТ 10, элемент И 11, элемент ИЛИ 12, входы 13 и 14 операндов, управл ющие входы 15 и 16, тактовый вход 17, вход 18 управлени режимом работы устройства, вход 19 записи, первую 20 и вторую 21 группы выходов.

Каждый коммутатор 3 и 4 содержит элементы И-ИЛИ 22 с выходами 23.

Устройство предназначено дл вычислени модул разности R, где R (А - В|, степени С нечетного равенства (эквивалентности) двух чисел А и В, где C (A-B|,a также вычислени результата операций: разность, конъюнкци , штрих Шеффера,

о

СП

00

со

стрелка Пирса, дизъюнкци , отрицание в нечеткой логике с ограниченными операци ми, где разность N нечетких переменных А и В вычисл етс по фор- муле N гаах(0, А-В) „ результат К вычисл етс по формуле К max СО A-(1-B)J, штрих Шеффера S вычисл етс по формуле S 1-К, результат Р операции стрелка Пирса вычисл етс по формуле Р max (О, (1-А)-В), результат D дизъюнкции - по формуле D 1 - Р, отрицание А 1-А,

Устройство работает следующим образом .

Значени переменных А и В в унитарном коде поступают на информационные входы 13 и 14 соответственно первого и второго коммутаторов, а затем по сигналу записи передаютс из коммутаторов в регистры сдвига либо без изменени , либо в виде отрицани (в зависимости от вида операции ) , . После этого осуществл етс одновременный сдвиг содержимого обоих регистров в сторону младших разр дов . Сигналом окончани сдвига в регистрах и формировани результата операции на выходах устройства вл етс по вление единицы в младшем разр де любого из регистров. При этом в режиме выполнени операции R JA - BJ результат операции подаетс на выходы устройства либо из первого регистра, либо из второго, а в режиме получени ограниченной разности N max (О, А-В) результат операции подаетс на выходы устройства только из первого регистра. Признаком управлени режимом работы устройства вл етс сигнал YJ, а сигна- лы Yg,, Y- управл ют выдачей информации соответственно через первый и второй коммутаторы либо без изменени , либо в инверсном виде (э виде отрицани ).

Так,при вычислении результатов

I1

операций К |А-В|иС 1-К управл ющие сигналы следующие: Y,1; Y2 Y3 1 По сигналУ с входа 19 устройства значени А и В с выходов ком мутаторов 3 и 4 записываютс соответственно в регистры 1 и 2. После этого на тактовый вход 1 7 устройства поступают тактовые импульсы,которые через откры- тый элемент ЗАПРЕТ 7 проход т на входы управлени сдвигом регистров 1 и 2. Содержимое регистров синхронно сдвигаетс в сторону младших разр дов до

5

0

5

0

5

0

5

0

5

тех пор, пока в младшем разр де любого из регистров не по витс единица . Если , то при сдвиге в регистрах унитарных кодов этих чисел единица раньше по витс в младшем разр де второго регистра, а в регистре 1 формируетс унитарный код числа JA-B|. При этом элемент ЗАПРЕТ 7 запираетс единичным сигналом с вы- хода элемента ИЛИ 9. Элемент И 8 за- рерт нулевым сигналом с выхода младшего разр да регистра 1. Единичный сигнал с выхода младшего разр да регистра 2 проходит через открытый сигналом Y 1 элемент И 11 и, проход через элемент ИЛИ 12, открывает (2j- 1)-е элементы И 5, где j 1,...,m, и далее через элементы ИЛИ 6 на выходе 20 устройства. На этих выходах образуетс унитарный код модул разности R (А-В(. Поскольку A,BefO,l}, то на симметрично расположенных выходах 21 (- образуетс унитарный код величины С 1-R, т.е. код степени нечетного равенства.

Если А.В, то при сдвиге в регистрах 1 и 2 единица по вл етс раньше в младшем разр де регистра 1. Сдвиг в регистрах прекращаетс , так как на выходе элемента ИЛИ 9 по вл етс единичный сигнал, который закрывает элемент ЗАПРЕТ 7. Единичный сигнал с выхода младшего разр да регистра 1 проходит через открытый сигналом Y, 1 элемент И 8 и, поступив на входы 2j-x элементов И 5, открывает их дл прохождени содержимого регистра 2, где сформирован унитарный код числа R В-А |А-В|, через элементы ИЛИ 6 на выходы 20 и 21 уст- .ройства, обусловив формирование на . этих выходах унитарных кодов соответственно чисел R |А-В| и С 1-R.

Если , то при сдвиге в регистрах 1 и 2 единица по вл етс одновременно в младших разр дах обоих регистров . При этом единичный сигнал с выхода элемента И 8 открывает все .элементы И 5, а единичный сигнал с выхода элемента И 11, проход через элемент ИЛИ 12, открывает все элементы И 5/2 л. В результате содержимое обоих регистров, т.е. разр ды унитарных кодов числа 0, поступают на входы соответсвующих элементов ИЛИ 5- и затем на выходы 20 и 21 устройства, обусловив на этих выходах формирование унитарных кодов соответственно

чисел R |A-B| 0 и С 1 - R 1,

Дл вычислени отрицани А 1-А в регистр 1 следует загрузить величину А, а в регистр 2 - величину В 0 (т.е. установить в единицу младший разр д регистра 2). Работа устройства при этом аналогична описанному случаю формировани значений R |А-В| и С 1-R, когда . Унитарный код значени А 1-А формируетс на выходах за один такт.

В режиме вычислени результата операции Ограниченна разность N max (О, А-В) управл ющие сигналы следующие: Y, 0; Y2 1 ; Y3 1 .

Сигнал Yj 0 закрывает элементы .И 8 и 11 и открывает элемент ЗАПРЕТ

штрих Шеффера S 1-К набор управл ющих сигналов следующий: Y, 0; Y 1; Y, 0. В этом случае в регистр 1 записываетс унитарный код числа А, а в регистр 2 - код числа в 1-В. Устройство работает как при вычислении операции N. Результат операции конъюнкции К формируетс на выходах 20j а операции штрих Шеффера S 1-К - на выходах 21 устройства

Claims

Формула изобретени

Устройство дл вычитани , содержащее первый и второй регистры сдвига , группу из 2т элементов И, где га - разр дность операндов, группу из

10. По сигналу записи с входа 19 уни- 20 m элементов ИЛИ, первый элемент И,

тарные коды чисел А и В с выходов коммутаторов 3 и 4 записываютс соответственно в регистры 1 и
2. Тактовые импульсы, проход через открытый элемент ЗАПРЕТ 7 с входа 17 устройства на входы сдвига регистров 1 и 2, обуславливают синхронный сдвиг содержимого этих регистров. Признаком окончани сдвига и формировани в регистре 1 унитарного кода числа N по вл етс единица в младшем разр де любого из регистров. При этом единичный сигнал с выхода элемента ИЛИ 9 закрывает элемент ЗАПРЕТ 7 и,поступа через открытый сигналом Y/ 0 элемент ЗАПРЕТ 10 и через элемент ИЛИ 11 на входы всех элементов И , открывает их дл прохождени содержимого разр дов регистра 1 через элементы ИЛИ 8 на выходы 20 устройства.

Вычисление- результата операции стрелка Пирса Р max (О, А-В) осуществл етс в устройстве аналогично вычислению операции ограниченна разность N. Различие состоит лишь в том, что в регистр 1 подаетс унитарный код не числа А, как при вычислении N, а код числа А 1 - А, который формируетс на выходе коммутатора 3 под действием управл ющего сигнала Y2 0„ Таким образом, набор управл ющих сигналов при вычислении результатов операции Р и операции D 1-Р:

t

0; Y,

0; Y3 1.

Унитарный

код числа Р формируетс на выходах 20, а числа D 1 - Р - на выходах 21 устройства.

При вычислении результатов операций конъюнкции К max (О, А-В) и

0

5

причем выходы j-ro разр да первого и второго регистров сдвига, где j 1,...,m, соединены с первыми входами соответственно (2j-1)-го и 5 2j-ro элементов И группы, выходы ко- торьк соединены соответственно с первым и вторым входами j-ro элемента ИЛИ группы, выход которого вл етс j-м выходом первой группы выходов устройства и (m-j+O-м выходом второй группы выходов устройства, о т- л и чающеес тем, что, с целью расширени функциональных возможностей устройства за счет осуществлени операций конъюнкции, дизъюнкции, штрих Шеффера, стрелки Пирса и вьмнслени разности нечетких переменных, оно дополнительно содержит второй элемент И, два элемента ЗАПРЕТ, два элемента ИЛИ и два коммутатора , причем выход первого элемента И подключен к второму входу каждого 2j-ro элемента И группы, первый вход первого элемента И соединен с выходом младшего разр да первого регистра сдвига и с первым входом первого элемента ИЛИ, второй вход первого элемента И соединен с входом управлени режимом работы устройства, с первым входом второго элемента И и инверсным входом первого элемента ЗАПРЕТ, выход младшего разр да второго регистра сдвига подключен к вторым входам второго элемента И и первого элемента ИЛИ, выход первого элемента ИЛИ подключен к пр мому входу первого и к инверсному входу второго элементов ЗАПРЕТ, пр мой вход второго элемента ЗАПРЕТ вл етс тактовым

0

5

0

5

входом устройства, а выход соединен с входами управлени сдвигом первого и второго регистров сдвига, выход первого элемента ЗАПРЕТ и выход второго элемента И подключены соответст-i аенно к первому и второму входам второго элемента ИЛИ выход которого подключен к второму входу каждого (2j-1)-ro элемента И группы, информационные входы первого и второго регистров сдвига соединены с выхо13

фиг.1

дами соответственно первого и второго коммутаторов, входы которых вл ютс соответственно входами первого и второго операндов устройства, входы управлени записью регистров сдвига соединены с входом записи устройства , управл ющие входы первого и второго коммутаторов соединены соответственно с первым и вторым управл ющими входами устройства.