SU1640743A1

SU1640743A1 - Устройство дл контрол одноразр дных блоков пам ти

Info

Publication number: SU1640743A1
Application number: SU884486811A
Authority: SU
Inventors: Александр Николаевич Бучнев; Владимир Родионович Горовой; Ольга Алексеевна Зимнович; Евгений Иванович Карпунин; Николай Глебович Михайлов; Василий Иванович Песоченко
Original assignee: Предприятие П/Я Р-6052
Priority date: 1988-08-25
Filing date: 1988-08-25
Publication date: 1991-04-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл функционального контрол интегральных микросхем пам ти. Цель изобретени - повышение достоверности контрол устройства. Устройство дл контрол одноразр дных блоков пам ти содержит счетчики 1 - 3, блок 4 сравнени , триггеры 5-8, генератор 9, элементы И 10, 11, управл емый инвертор 12, формирователи 13-15 импульсов, блок элементов НЕ 16, блок 17 индикации, элемент 18 задержки. 1 ил.

Description

w

Ј

а

.N о

2

00

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл функционального контрол интегральных микросхем пам ти.

Цель изобретени - повышение достоверности контрол устройства.

На чертеже приведена схема устройства дл контрол интегральных микросхем пам ти.

Устройство содержит первый 1. второй 2 и третий 3 счетчики, блок 4 сравнени , первый 5, второй 6, третий 7 и четвертый 8 триггеры, генератор 9 тактовых импульсов, первый 10 и второй 11 элементы И, управл емый инвертор 12, первый 13, второй 14, третий 15 формирователи импульсов, блок элементов НЕ 16, блок 17 индикации, элемент 18 задержки, вход 19, провер ема микросхема 20.

Устройство работает следующим образом .

В исходном состо нии счетчики 1-3, триггеры 5, 6, 8 обнулены, а триггер 7 установлен в единицу (цепи установки дл упрощени не показаны).

Блок 4 сравнени осуществл ет поразр дно сравнение состо ни счетчика 1 адреса и счетчика 2 кадров. Результат сравнени записываетс в провер емую микросхему 20 по адресу, определ емому счетчиком 1 адреса.

Работа устройства начинаетс при подаче на вход 19 запуска устройства единичного импульса. Триггер 6 устанавливаетс в единицу и разрешает работу генератора 9, импульс с генератора 9 передним фронтом стробирует блок 4 сравнени , единица в счетчик 1 добавл етс по его заднему фронту , вследствие чего сначала происходит сравнение состо ни счетчика 1 адреса и счетчика 2 кадров, а затем по вл етс новый адрес.

Так как в начале работы оба счетчика 1 и 2 обнулены, в результате сравнени блок 4 сравнени выдает логическую единицу, котора записываетс в испытуемую микросхему 20 по нулевому адресу.

В дальнейшем, по мере поступлени импульсов с генератора 9, посто нно имеет место несравнение, и по всем адресам в провер емую микросхему 20 записываютс нули. Импульс переполнени счетчика 1 адреса устанавливает триггер 5 в единицу. По фронту установки в единицу в счетчик 3 записываетс инверсное значение счетчика 2 кадров, далее происходит считывание информации по всем адресам со сравнением, через открытый элемент И 11 импульсы поступают на счетный вход счетчика 3. Первым же импульсом счетчик 3

переполн етс , формирователь 13 вырабатывает импульс, который фиксирует в триггере 7 единственную единицу, прочитанную по нулевому адресу из испытуемой микросхемы 20 Формирователь 14 импульса не вырабатывает, так как его работу блокирует импульс переполнени со счетчика 3. Элемент 18 задержки задерживает передний фронт импульса генератора 9 чтобы он по0 падал на врем действи импульса переполнени со счетчика 3. При дальнейшем поступлении импульсов через элемент И 11 формирователь 14 стробирует на триггере 8 нулевую информацию из испытуемой мик5 росхемы 20.

Блок 17 индикации содержит триггер, который устанавливаетс в состо ние Брак по перепаду из единицы в нуль на входе, и светодиод. Запись информации в

0 триггер 8 продолжаетс до переполнени счетчика 1 адреса. Сигнал переполнени счетчика 1 устанавливает триггер 5, выполненный как D-триггер со счетным входом, в ноль, в результате чего закрываетс эле5 мент И 11, а к содержимому счетчика 2 прибавл етс единица. Начинаетс работа устройства дл следующего кадра. Теперь единица записываетс в испытуемую микросхему не по нулевому, а по первому адре0 су. Работа устройства дл следующих кадров аналогична.

При каждом кадре работы устройства при записи информации по 2N адресам в микросхему 20 записываетс одна единица

5 и 2 нулей. Записанна единица фиксируетс триггером 7, записанные нули - триггером 8. По исполнении 2 кадров, включающих запись и чтение со сравнением , в (N+1) - М разр де счетчика 2 кадров

0 по вл етс единица. Под воздействием этой единицы блок 4 сравнени и управл емый инвертор 12 начинают инвертировать информацию, в дальнейшем повтор етс цикл работы устройства по проверке микро5 схемы 20 записью и чтением нол на фоне всех единиц по всем адресам. После окончани всех кадров второго цикла счетчик 2 кадров переполн етс , и сигнал переполнени со счетчика 2 устанавливает триггер 6 в

0 ноль. Если за врем проверки, составл ющее 22N+2 Т, где Т - период генератора 9, не сработал блок 17 индикации, то испытуема микросхема 20 исправна.

Claims

Формула изобретени

5 Устройство дл контрол одноразр дных блоков пам ти, содержащее генератор тактовых импульсов, первый и второй элемент И, первый, второй, третий и четвертый триггеры, первый и второй счетчики, блок сравнени , выходы первого счетчика соединемы с информационными входами первой группы блока сравнени и вл ютс адресными выходами устройства, выходы второго счетчика соединены с информационными входами второй группы блока сравнени , отличающеес тем, что, с целью повышени достоверности контрол устройства , введены третий счетчик, первый, второй и третий формирователи импульсов, элемент задержки и управл емый инвертор, блок элементов НЕ, выход генератора тактовых импульсов соединен с входом первого формировател импульсов, входом синхронизации блока сравнени , входом синхронизации первого счетчика и первым входом второго элемента И, выход второго триггера соединен с входом запуска генератора тактовых импульсов, вход установки в 1 второго триггера вл етс входом Запуск работы устройства, вход установки в О второго триггера соединен с выходом переполнени второго счетчика, выход старшего разр да которого соединен с первым входом управл емого инвертора, второй вход которого вл етс информационным входом устройства, выход управл емого инвертора соединен с информационными входами третьего и четвертого триггеров, пр мой выход третьего триггера соединен с первым входом первого элемента И, второй вход кото- i рого соединен с инверсным выходом четвертого триггера, выход первого элемента И вл етс выходом результата контрол устройства , входы синхронизации третьего и четвертого триггеров соединены соответственно с выходами второго и третьего форми- рователей импульсов, выходы второго счетчика, за исключением старшего разр да , соединены с входами блока элементов НЕ, выходы которого соединены с информационными входами третьего счетчика, выход переполнени которого соединен с входом третьего формировател импульсов

и вторым входом второго формировател импульсов, первый вход которого соединен с выходом элемента задержки, вход которого соединен с входом синхронизации третьего счетчика и выходом второго элемента И.

второй вход которого соединен с входом задани режима третьего счетчика и пр мым выходом первого триггера и вл етс выходом Запись-чтение устройства, инверсный выход первого триггера соединен

с входом синхронизации второго счетчика, выход блока сравнени вл етс информационным выходом устройства, выход первого формировател импульсов вл етс выходом обращени устройства.