SU1605237A1 - Устройство дл поиска дефектов логических блоков - Google Patents
Устройство дл поиска дефектов логических блоков Download PDFInfo
- Publication number
- SU1605237A1 SU1605237A1 SU884623821A SU4623821A SU1605237A1 SU 1605237 A1 SU1605237 A1 SU 1605237A1 SU 884623821 A SU884623821 A SU 884623821A SU 4623821 A SU4623821 A SU 4623821A SU 1605237 A1 SU1605237 A1 SU 1605237A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- input
- trigger
- outputs
- memory
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в устройствах контрол и диагностики. Цель изобретени - расширение функциональных возможностей за счет фиксации перемежающихс сбоев и их локализации в цеп х с замкнутым контуром воздействий (с обратными св з ми). Устройство содержит два блока пам ти, две схемы сравнени , два триггера ошибок, два щупа, два индикационных элемента, счетчик адреса пам ти, триггер режима, кнопку "ПУСК", элемент ИЛИ-НЕ. 1 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано в устройствах контрол и диаг- ностики.
Цель изобретени - расширение функциональных возможностей за счет ; фиксации перемежающихс сбоев и их локализации в цеп х с замкнутым контуром воздействий (с обратными св з ми ) .
На чертеже показана схема устройства .
Устройство дл поиска дефектов логических блоков содержит первый 1 и второй l блоки пам ти, схемы 2 и 22. сравнени , триггеры 3 и З ошибок , счетчик адреса пам ти, триггер 5 режима, элемент ИЛИ-НЕ 6, первый и второй 7ч щупы, выход 8 начала места, вход 9 синхронизации устройства , кнопку Пуск 10, индикационные элементы 11, и llj.
Предполагаетс , что ди агностируе- ма аппаратура охвачена тестовым контролем . При этом длина теста (в тактах ) не должна превышать объема пам ти (в адресах).
Устройство работает следующим образом .
В исходном состо нии на вход Э поступают импульсы синхронизации, на вход 8 - импульсы начала теста, кнопка 10 обеспечивает низкий уровень на входе триггера 3. Щупы 7 и 7j: присоединены к исследуемым точкам. В провер емой аппаратуре циклически выполн етс тестовый контроль.
Счетчик каждым импульсом 8 сбрасываетс в исходное (нулевое) состо ние , а затем пересчитывает синхроимпульсы 9. Триггер 5 находитс в состо нии О, тем самым запреща запись в блоки 1( и 1 пам ти. Состо ние ос-: тельных узлов произвольно.
Работа устройства начинаетс с нажати кнопки 10. При этом потенциал на D-входе триггера 5 переключаетс с низкого уровн на высокий. По бли (Л
жайшему импульсу 8 триггер 5 переходит в состо ние 1 и тем самым устанавливает режим записи через вход блоков Ц и Ij записи, а также производит начальную установку триггеров 3 J, и 3 ошибок. Счетчик k пересчитывает синхроимпульсы 9, тем самым перебирает адреса на входе блоков 1 и
IИнформаци с щупов 7 и 7, -отра- каюи4а состо ние в исследуемых точках во врем прохождени аппаратного теста , поступает на входы блоков 1 и 1 и записываетс в пам ть в качестве эталонов.
Этот процесс протекает многократно в течение времени нажати кнопки 10. После накоплени эталонов устройство готово к анализу сбоев. При отпускании кнопки 10 по ближайшему импульсу 8 триггер 5 переходит в состо ние О и снижает режим записи в блоках 1 и 1 j и режим начальной установки в триггерах 3 и 32. Начинаетс рабочий цик устройства. Счетчик k по импульсам 9 пересчитывает адреса на адресных входах блоков 1 и f. В каждом такте производитс чтение из блоков 1 и 1„ и одновременно поступает информа
е. ци
с щупов 7 и 7. Соответствующие
данные сравниваютс на схемах 2 2 сравнени .
и
При отсутствии сбоев сравнение происходит в каждом такте, триггеры ошибок не срабатывают, индикаторы не загораютс . Циклы контрол проход т непрерывно до тех пор, пока не по вит-. с случайный сбой. В момент по влени сбо на выходе одной из схем 2, 2j, по витс сигнал несравнени , который по ближайшему импульсу 9 захлопнетс в соответствуюи1ий триггер 3, 3 ошибки и по витс на индикационном элемен35
40
Устройство дл поиска дефектов логических блоков, содержащее блок пам ти, схему сравнени , щуп, индикационный элемент, кнопку Пуск, триггер режима, триггеры ошибки, отличающеес тем, чтО, с целью расширени функциональных возможностей за счет фиксации перемежающихс сбоев и их локализации в цеп х с замкнутым контуром воздействий (с обратными св з ми), в него введены второй блок пам ти, втора схема сравнени , второй щуп, второй индикационный элемент, элемент ИЛИ-Н счетчик адреса пам ти, второй тригге ошибки, примем входы данных первого, второго блоков пам ти соединены с вы ходами первого, второго щупов соотве ственно, входы синхронизации первого второго блоков пам ти соединены с входами синхронизации устройства, входы адреса первого, второго блоков пам ти подключены к выходам счетчика адреса пам ти, входы управлени режи мом работы первого, второго блоков пам ти объединены и подключены к выходу триггера режима, выходы первого второго блоков пам ти подключены к первым входам первой, второй схем сравнени соответственно, к вторым входам которых подключены выходы пер вого, второго щупов соответственно, выходы Неравно первой, второй схем сравнени соединены с входами данных первого, второго триггеров ошибки соответственно, входы синхронизации первого, второго триггеров ошибки подключены к входу синхронизации уст ройства, входы сброса первого, второ го триггеров ошибки подключены к выходу триггера режима, входы разрешени приема первого, второго триггеро
те 11, 1 la . Одновременно срабатывает ошибки подключены к выходу элемента элемент ИЛИ-НЕ 6, который блокирует прием в триггеры 3 и З.- Это дает .возможность определить точку, где сбой по вилс раньше, и произвести локализацию места сбо . При необходимости дальнейшего уточнени источника щупы, и 7, перемещаютс по це- производигс более детальный
50
почке и анализ.
ИЛИ-НЕ, первый, второй входы которог подключены к выходам первого, второг триггеров ошибки соответственно, выходы первого, второго триггеров ошиб ки подключены также к первому, второ му индикационным элементам соответственно , вход синхронизации триггера режима подключен к входу синхронизации устройства, вход разрешени запи си триггера режима подключен к входу начала теста устройства, вход данных триггера режима подключены через кнопку Пуск к шине нулевого потенциала , вход синхронизации счетчика
В общем случае каждый канал фиксации сбоев может быть использован независимо, вплоть до диагностики разных узлов в разных устройствах.
Q 5
5
0
0
5
0
Claims (1)
- Формула изобретениУстройство дл поиска дефектов логических блоков, содержащее блок пам ти, схему сравнени , щуп, индикационный элемент, кнопку Пуск, триггер режима, триггеры ошибки, отличающеес тем, чтО, с целью расширени функциональных возможностей за счет фиксации перемежающихс сбоев и их локализации в цеп х с замкнутым контуром воздействий (с обратными св з ми), в него введены второй блок пам ти, втора схема сравнени , второй щуп, второй индикационный элемент, элемент ИЛИ-НЕ, счетчик адреса пам ти, второй триггер ошибки, примем входы данных первого, второго блоков пам ти соединены с выходами первого, второго щупов соответственно , входы синхронизации первого, второго блоков пам ти соединены с входами синхронизации устройства, входы адреса первого, второго блоков пам ти подключены к выходам счетчика адреса пам ти, входы управлени режимом работы первого, второго блоков пам ти объединены и подключены к выходу триггера режима, выходы первого, второго блоков пам ти подключены к первым входам первой, второй схем сравнени соответственно, к вторым входам которых подключены выходы первого , второго щупов соответственно, выходы Неравно первой, второй схем сравнени соединены с входами данных первого, второго триггеров ошибки соответственно, входы синхронизации первого, второго триггеров ошибки подключены к входу синхронизации устройства , входы сброса первого, второго триггеров ошибки подключены к выходу триггера режима, входы разрешени приема первого, второго триггеровошибки подключены к выходу элементаИЛИ-НЕ, первый, второй входы которого подключены к выходам первого, второго триггеров ошибки соответственно, выходы первого, второго триггеров ошибки подключены также к первому, второму индикационным элементам соответственно , вход синхронизации триггера режима подключен к входу синхронизации устройства, вход разрешени записи триггера режима подключен к входу начала теста устройства, вход данных триггера режима подключены через кнопку Пуск к шине нулевого потенциала , вход синхронизации счетчика516052376адреса пам ти соединен с входом син- вход и вход сброса соединены с вхо- хронизации устройства, а счетный дом начала теста устройства.SIтзг Стс12ill2, t21 ИгС-IФл1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884623821A SU1605237A1 (ru) | 1988-12-21 | 1988-12-21 | Устройство дл поиска дефектов логических блоков |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884623821A SU1605237A1 (ru) | 1988-12-21 | 1988-12-21 | Устройство дл поиска дефектов логических блоков |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1605237A1 true SU1605237A1 (ru) | 1990-11-07 |
Family
ID=21416740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884623821A SU1605237A1 (ru) | 1988-12-21 | 1988-12-21 | Устройство дл поиска дефектов логических блоков |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1605237A1 (ru) |
-
1988
- 1988-12-21 SU SU884623821A patent/SU1605237A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1277117, кл. G 06 F 11/22, 1986. Авторское свидетельство СССР № 122165А, кл. G 06 F 11/16, 198 t. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4441074A (en) | Apparatus for signature and/or direct analysis of digital signals used in testing digital electronic circuits | |
SU1605237A1 (ru) | Устройство дл поиска дефектов логических блоков | |
SU1725221A1 (ru) | Устройство дл обработки реакции логических блоков | |
SU970283A1 (ru) | Устройство дл поиска неисправностей в логических узлах | |
SU1278855A1 (ru) | Устройство дл контрол и диагностики цифровых блоков | |
SU1290333A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1695394A1 (ru) | Запоминающее устройство с тестовым самоконтролем | |
SU1536444A1 (ru) | Устройство дл контрол многоразр дных блоков пам ти | |
SU1265859A1 (ru) | Устройство дл контрол блоков оперативной пам ти | |
RU1830548C (ru) | Устройство дл контрол блоков посто нной пам ти | |
SU1352420A1 (ru) | Логический пробник | |
SU805321A1 (ru) | Устройство дл обнаружени неисправ-НОСТЕй B блОКАХ КОММуТАции цифРОВыХиНТЕгРиРующиХ СТРуКТуР | |
SU1432528A2 (ru) | Устройство дл контрол функционировани логических блоков | |
RU1778765C (ru) | Устройство дл проверки монтажа | |
SU1705875A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU1267424A1 (ru) | Устройство дл контрол микропроцессорных программных блоков | |
SU1403097A1 (ru) | Устройство дл контрол полупроводниковой пам ти | |
SU1302325A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU1256101A1 (ru) | Устройство дл контрол цифровых блоков пам ти | |
SU1365134A1 (ru) | Устройство дл тестового контрол блоков пам ти | |
SU1451781A1 (ru) | Устройство дл контрол посто нной пам ти | |
SU1554000A1 (ru) | Устройство дл контрол состо ни датчиков | |
SU970481A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1751821A1 (ru) | Устройство дл контрол блоков оперативной пам ти | |
SU896597A1 (ru) | Устройство дл св зи объектов контрол с системой контрол |