SU1561203A1 - Code converter - Google Patents

Code converter Download PDF

Info

Publication number
SU1561203A1
SU1561203A1 SU864011460A SU4011460A SU1561203A1 SU 1561203 A1 SU1561203 A1 SU 1561203A1 SU 864011460 A SU864011460 A SU 864011460A SU 4011460 A SU4011460 A SU 4011460A SU 1561203 A1 SU1561203 A1 SU 1561203A1
Authority
SU
USSR - Soviet Union
Prior art keywords
code converter
counters
decoder
output
block
Prior art date
Application number
SU864011460A
Other languages
Russian (ru)
Inventor
Юрий Петрович Зубков
Евгений Иванович Нефедов
Владимир Игнатьевич Ключко
Юрий Иванович Николаев
Анатолий Константинович Грешневиков
Original Assignee
Предприятие П/Я Г-4190
Ставропольское Высшее Военное Инженерное Училище Связи Имени 60-Летия Великого Октября
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4190, Ставропольское Высшее Военное Инженерное Училище Связи Имени 60-Летия Великого Октября filed Critical Предприятие П/Я Г-4190
Priority to SU864011460A priority Critical patent/SU1561203A1/en
Application granted granted Critical
Publication of SU1561203A1 publication Critical patent/SU1561203A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение относитс  к электросв зи и может использоватьс , например, в узлах синхронизации систем передачи цифровой информации. Изобретение позвол ет повысить быстродействие кодопреобразовател . Параллельные кодоимпульсные сигналы, поступающие последовательно на входы кодопреобразовател , дешифрируютс  дешифратором 1. Единичные импульсы с выходов дешифратора 1 подсчитываютс  счетчиками 5 и, проход  через элемент ИЛИ 3, подсчитываютс  счетчиком 4. При переполнении счетчика 4 на его выходе по вл етс  сигнал, который открывает ключи блока 2 ключей дл  предъ влени  кода счетчиков 5 на выход кодопреобразовател  и задерживаетс  в блоке 6 задержки, после чего обнул ет содержимое счетчиков 5. 1 ил.The invention relates to telecommunications and can be used, for example, in synchronization nodes of digital information transmission systems. The invention allows to increase the speed of the code converter. Parallel pulse code signals that arrive in series at the inputs of the code converter are decrypted by decoder 1. Single pulses from the outputs of decoder 1 are counted by counters 5 and the passage through the element OR 3 is counted by counter 4. When the counter 4 overflows, its signal appears in the output that opens the keys block 2 keys for presenting the code of counters 5 to the output of the code converter and is delayed in block 6 of the delay, after which it wraps the contents of the counters 5. 1 sludge.

Description

Изобретение относится к электросвязи и может использоваться, например, в узлах синхронизации систем передачи цифровой информации.The invention relates to telecommunications and can be used, for example, in synchronization nodes of digital information transmission systems.

Целью изобретения является повышение быстродействия кодопреобразователя .The aim of the invention is to increase the speed of the code converter.

Па чертеже показана функциональная схема предлагаемого кодопреоб!азователя.In the drawing shows a functional diagram of the proposed code converter!

Устройство содержит дешифратор 1 ода, блок 2 ключей, элемент ИЛИ 3, ервый и второй счетчики 4 и 5^- 5^ блок 6 задержки.The device contains a decoder 1 ode, block 2 keys, element OR 3, the first and second counters 4 and 5 ^ - 5 ^ block 6 delay.

Кодопреобразователь работает следующим образом.The code converter operates as follows.

На вход кодопреобразователя последовательно поступают 1 Р-импульсных двоичных последовательностей. Дешифратор 1 каждому виду Р-импульсной последовательности ставит в соответЕтвие импульс на таком выходе, двоичый код номера которого совпадает Ь двоичным кодом входной последова- 25 гельности. Импульс по К-му (К β = 1 - 1) выходу подается на вход . К-го счетчика 5f. Счетчики 5 подсчитывают количество импульсов, которые появляются на соответствующих зыходах дешифратора 1,1 P-pulse binary sequences are sequentially input to the code converter. Decoder 1 associates each type of P-pulse sequence with a pulse at such an output, the binary code of which number coincides with the binary code of the input sequence. The pulse on the K-th (K β = 1 - 1) output is fed to the input. Count 5 f . Counters 5 count the number of pulses that appear on the corresponding outputs of the decoder 1,

Импульсы с выходов дешифратора 1 подаются также через элемент ИЛИ 3 на счетный вход счетчика 4, который и двоичном коде отображает количество выходных импульсов дешифратора 1 - 35 числа входных Р-импульсных последовательностей. Как только это числоThe pulses from the outputs of the decoder 1 are also fed through the OR element 3 to the counting input of the counter 4, which, in binary code, displays the number of output pulses of the decoder 1 - 35 of the number of input P-pulse sequences. As soon as this number

203 станет равным 1 на выходе счетчика 4 появляется импульс переполнения, который открывает ключи блока 2, предъявляя на выход устройства ла- раллельные двоичные коды счетчиков 5, и задерживается в блоке 6. Через время задержки на выходе блока 6 появляется импульс, устанавливающий счетчики 5 в исходное (нулевое) состояние. Кодопреобразователь готов к преобразованию новой последовательности Р-импульсных двоичных кодов.203 becomes equal to 1 at the output of counter 4, an overflow pulse appears, which opens the keys of block 2, presenting the binary binary codes of the counters 5 at the output of the device, and is delayed in block 6. After a delay time, a pulse appears at the output of block 6, setting the counters 5 to initial (zero) state. The code converter is ready to convert a new sequence of P-pulse binary codes.

Claims (1)

Формула изобретенияClaim Кодопреобраз ователь, с одержащий первый счетчик, выход которого соединен с входом блока задержки, и дешифратор, отличающийся .тем, что, с .целью повышения быстродействия кодопреобразователя, в него введены блок ключей, элемент ИЛИ и вторые счетчики, входы дешифратора являются входами кодопреобразователя, выходы дешифратора соединены со счетными входами соответствующих вторых счетчиков и соответствующими входами элемента ИЛИ, выход элемента ИЛИ соединее через первый счетчик с управляющим входом блока ключей и входом блока задержки, выход блока задержки соединен с входами установки в ноль вторых счетчиков, выходы которых соединены с соответствующими информационными входами блока ключей,, выходы которого являются выходами кодопреобразователя.A code converter containing a first counter, the output of which is connected to the input of the delay unit, and a decoder, characterized in that, in order to increase the speed of the code converter, a key block is introduced into it, an OR element and second counters, the decoder inputs are inputs of the code converter, the decoder outputs are connected to the counting inputs of the corresponding second counters and the corresponding inputs of the OR element, the output of the OR element is connected through the first counter to the control input of the key block and the input of the delay block, the output One delay block is connected to the zero inputs of the second counters, the outputs of which are connected to the corresponding information inputs of the key block, the outputs of which are the outputs of the code converter.
SU864011460A 1986-01-21 1986-01-21 Code converter SU1561203A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864011460A SU1561203A1 (en) 1986-01-21 1986-01-21 Code converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864011460A SU1561203A1 (en) 1986-01-21 1986-01-21 Code converter

Publications (1)

Publication Number Publication Date
SU1561203A1 true SU1561203A1 (en) 1990-04-30

Family

ID=21217678

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864011460A SU1561203A1 (en) 1986-01-21 1986-01-21 Code converter

Country Status (1)

Country Link
SU (1) SU1561203A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свтщетельство СССР № 1019629. кл. Н 03 М 7/02, 1981. Авторское свидетельство СССР № 1548782, кл. G 08 С 19/28, 1985. *

Similar Documents

Publication Publication Date Title
SU1561203A1 (en) Code converter
US4194092A (en) Device for detecting a frequency in a PCM coded signal
US3200339A (en) Binary pulse counter for radices 2x+1 where x is any integer
SU1443146A2 (en) Device for extracting single n-th pulse
SU1728975A1 (en) Channel selector
SU1765895A1 (en) Device for conversion of binary unitary code to complete binary code
SU1076901A1 (en) Device for sorting numbers
SU1376258A1 (en) Apparatus for block-wise timing of digital transmission system
SU1545330A1 (en) Device for monitoring fibonacci p-codes
SU1037234A1 (en) Data input device
SU1116547A1 (en) Device for selecting recurrent synchronizing signal
SU1381715A1 (en) Delta decoder
SU1665526A1 (en) Digital data receiving device
SU1272342A1 (en) Device for calculating value of exponent of exponential function
SU1363209A1 (en) Priority device
SU843273A1 (en) Cyclic synchronization device
SU799148A1 (en) Counter with series shift
SU622076A1 (en) Arrangement for converting series binary code into decimal one
SU1197119A2 (en) Device for block synchronizing of digital transmission system
SU1510096A1 (en) Coding device for digital information transmission system
SU530466A1 (en) Pulse counting counter
SU1010717A1 (en) Pseudorandom train generator
RU1817092C (en) Binary random numbers generator
SU578670A1 (en) Cyclic synchronization receiver
SU741463A1 (en) Switching device