SU1541761A1 - Двухпороговое устройство допускового контрол частоты - Google Patents
Двухпороговое устройство допускового контрол частоты Download PDFInfo
- Publication number
- SU1541761A1 SU1541761A1 SU874345733A SU4345733A SU1541761A1 SU 1541761 A1 SU1541761 A1 SU 1541761A1 SU 874345733 A SU874345733 A SU 874345733A SU 4345733 A SU4345733 A SU 4345733A SU 1541761 A1 SU1541761 A1 SU 1541761A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- pulse
- frequency
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в составе систем регулировани , контрол и измерени . Цель изобретени - повышение надежности контрол частоты - достигаетс путем обеспечени задержки срабатывани . Дл этого в устройство, содержащее входной формирователь 1, синхрогенератор 2, элементы 6,7 пам ти, формирователь 3 управл ющих импульсов, счетчики 4,10 импульсов, элементы ИЛИ 5, 9, введены элементы 8,11 пам ти и новые св зи. В счетчик 4 в начале каждого периода контролируемой частоты заноситс определенно число, после чего счетчик 4 работает в режиме вычитани . Выход частоты за минимальный порог определ етс по нулевому коду в счетчике 4, а превышение максимального порога обнаруживаетс по наличию единицы в одном из старших разр дов счетчика 4 к началу следующего периода констролируемой частоты. Длительность задержки срабатывани определ етс счетчиком 10. 2 ил.
Description
Фиг.1
Изобретение относитс к импульсной технике и может быть использовано в составе систем регулировани , контрол и измерени .
Цель изобретени - повышение надежности контрол частоты за счет обеспечени задержки срабатывани .
На фиг. 1 представлена структурна схема устройстваj на фиг. 2 - временные диаграммы, по сн ющие принцип действи устройства.
Устройство содержит входной формирователь 1 импульсов, синхрогене- ратор 2, формирователь 3 управл ющих импульсов, первый счетчик 4 импульсов , первый элемент ИЛИ 5, пер- вЫй 6, второй 7 и третий 8 элементы пам ти, второй элемент ИЛИ 9, второй счетчик 10 импульсов, четвёртый элемент JJ пам ти, входную 12, шину 13 управлени и выходную шину 14, причем первый вход входного формировател 1 соединен с входной шиной 12, выход соединен с первым входом формировател 3, второй вход которого соединен с выхо1 дом. синхрогенератора 2 и тактовыми входами первого 4 и второто 10-счетчиков , первый выход формировател 3 соединен с первыми входами второго 7 и третьего 8 элементов,, второй вы- х(эд - с входом установки первого счет- 4 и первым входом первого эле- Мента 6, третий выход - с вторым входом входного формировател 1, п старших разр дов первого счетчика 4 через первый элемент ИЛИ 5 соединены с вторым входом второго элемента 7, а выход переноса соединен с первым входом первого элемента 6, выход которого соединен с вторым входом третьего элемента 8, выход которого и выход второго элемента 7 соединены с входами второго элемента ИЛИ 9, выход последнего соединен с входом установки нул второго счетчика 10 и вторым входом четвертого элемента 11, первый вход которого соединен с выходом переноса второгоучетчика 10, а выход четвертого элемента 11 соединен с выходной шиной 14, шина 13 управлени поразр дно соединена с входами данных первого счетчика 4.
Устройство работает следующим образом .
Входной формирователь 1 формирует импульсы (фиг.26) с периодом, равным периоду контролируемого сиг1541761
нала (фиг.2.а)ъ Эти импульсы поступают на первый вход формировател 3, который вырабатывает три управл ющих импульса, пор док следовани которых показан на фиг. 2 (г.д.е). Содержимое счетчика 4 уменьшаетс , в течение длительности периода контролируемого сигнала с частотой синхрогенератора 2 (фиг.2в). По импульсу с второго выхода формировател 3 (фиг.2д) в первый счетчик 4 запись в аетс m-разр дное двоичное число N,, код которого набран на шине. 13, причем
10
15
20
25
30
35
40
45
50
55
N,
Fn/F
сн
где Fo - частота синхрогенератора 2, FrH - нижний порог частоты срабатывани . Если частота контролируемого сигнала Fj;
период Т
ниже порога F
СИ
т.е,
больше величины N,,1 /F0
контролируемого сигнала и содержимое
счетчика 4 уменьшаетс до нул , то на выходе переноса счетчика 4 вырабатываетс импульс, по которому в первый элемент 6 записываетс еди ница, котора переписываетс в третий элемент 8 по импульсу с первого выхода формировател 3 (фиг.2т). С
выхода третьего элемента 8 через второй элемент ИЛИ 9 поступает сигнал разрешени счета на второй счетчик 10 и, если за заданное врем задержки величина F,
не станет больше F
сн
, то по импульсу на выходе
переноса второго счетчика 10 в чет вертый элемент 11 записываетс единица , что соответствует выполнению неравенства Fj FCH.
Если величина FK FCB , где FC6 - верхний порог частоты срабатывани , то хот бы на одном из старших разр дов счетчика 4 по витс единица, котора через первый элемент ИЛИ 5 поступает на второй вход второго элемента 7, в который она записываетс по импульсу с первого выхода формировател 3 (фиг.2г) и через второй элемент ИЛИ 9 запускает второй счетчик 10 и, если за врем задержки Гц не станет меньше 7, то четвертый элемент IJ по импульсу с выхода переносе второго счетчика 10 установитс в единицу.
Четвертый элемент 11 устанавливаетс в ноль без задержки при выполнении услови FCH 4 F| с Fce, a
N,
Fn/F
сн
где Fo - частота синхрогенератора 2, FrH - нижний порог частоты сра20
батывани . Если частота контролируемого сиг5
0
5
нала Fj;
период Т
ниже порога F
СИ
т.е,
больше величины N,,1 /F0
контролируемого сигнала и содержимое
счетчика 4 уменьшаетс до нул , то на выходе переноса счетчика 4 вырабатываетс импульс, по которому в первый элемент 6 записываетс еди ница, котора переписываетс в третий элемент 8 по импульсу с первого выхода формировател 3 (фиг.2т). С
выхода третьего элемента 8 через второй элемент ИЛИ 9 поступает сигнал разрешени счета на второй счетчик 10 и, если за заданное врем задержки величина F,
не станет боль0
5
0
5
ше F
сн
, то по импульсу на выходе
переноса второго счетчика 10 в чет вертый элемент 11 записываетс единица , что соответствует выполнению неравенства Fj FCH.
Если величина FK FCB , где FC6 - верхний порог частоты срабатывани , то хот бы на одном из старших разр дов счетчика 4 по витс единица, котора через первый элемент ИЛИ 5 поступает на второй вход второго элемента 7, в который она записываетс по импульсу с первого выхода формировател 3 (фиг.2г) и через второй элемент ИЛИ 9 запускает второй счетчик 10 и, если за врем задержки Гц не станет меньше 7, то четвертый элемент IJ по импульсу с выхода переносе второго счетчика 10 установитс в единицу.
Четвертый элемент 11 устанавливаетс в ноль без задержки при выполнении услови FCH 4 F| с Fce, a
при невыполнении этого услови четвертый элемент 11 устанавливаетс в единицу, но лишь через врем задержки , что исключает многократное срабатывание устройства при девиации частоты вблизи порогов срабатывани , а также исключает ненужное срабатывание при кратковременных повышени х или понижени х частот.
Верхний порог срабатывни задаетс следующим образом.
Дл большинства случаев применени разр дность счетчика 4 можно прин ть равной m 8, что обеспечивает достаточную точность.
Пусть задано номинальное значение контролируемой частоты FK HOM нижнее и верхнее допустимые значени нижнего порога срабатывани
Гснмин Рснмакси аналогичные значе- ни верхнего порога срабатывани F F
L f-a . iu. Л
Lce мн се макс л ют две величины:
Отсюда опреде
мин
FCH макс
К НОМ J
ьмакс
(F,
се макс FCB мин
)/F
к ном
Если дл определени Fe6 анализировать четыре старших разр да, то справедливо равенство
Nf N ,
- 2 1
12 -- f. i - 15, - число, соответствующее F
Ni Fh/F(
tb
и равное г - i-6/i-CBU ( - остаток N, , образующий
интервал допуска входной
частоты.
нормальной работы устройства выполн тьс следующее усло
bN/N
MOM
Ј Ь
F /F n /J i
Макс i t
M - t)/ j K HOM ,
можно найти необходимое значение частоты F.
синхрогенератора 2 и задать пороги срабатывани FCH и FC6 в заданных диапазона Пусть заданы следующие величины FKHOM 400 Гц, Гсвмин 420 Гц, FC6MHH 360 Гц, FCBMaKC 440 Гц, Fc6Mqicc 380 Гц, UN 15 Тогда u Mftkc 0,2, U мин 0,1 . Можно задать величину 0,15, котора удовлетвор ет полученному условию
AN/N- л i с A N FK
НОМ
0,15
0,15
15-400 ,
FO
чсном
и
т.е. F 40,0 к
370 Гц, что в за- равна 0,925 FKROM
N, Ю8(0 , тогда FCB
430 Тц
чс «ом и
Ч - 93 JJ
или 1,075 гкноми 2.- j ю
Вычислив отсюда значение /iN 15, подтверждают правильность расчета.
Мен число старших разр дов, которые анализируютс дл определени величины FC& , можно измен ть N и тем самым мен ть разницу между частотами FfB и F(
гсн
Таким образом, в устройстве можно задавать верхний и нижний пороги по частоте, а также задавать длительность задержки срабатывани .
Claims (1)
- Формула изобретени5050Двухпорогозое устройство допуско- вого контрол частоты, содержащее входной формирователь импульсов, первый вход которого соединен с входной шиной, а выход соединен с первым входом формировател управл ющих импульсов, первый и второй счетчики импульсов, первый и второй элементы пам ти, синхрогенератор, первый и второй элементы ИЛИ, причем тактовый вход второго счетчика импульсов соединен с выходом синхрогенератора, а входы данных первого счетчика импульсов поразр дно соединены с шиной управлени , отличающеес тем, что, с целью повышени надежности контрол частоты, в него введены третий и четвертый элементы пам ти, причем второй вход формировател управл ющих импульсов соединен с выходом синхрогенератора и тактовым входом первого счетчика импульсов, первый выход - с первыми входами второго и третьего элементов J.1 пам ти, второй выход - с входом установки первого счетчика импульсов и первым входом первого элемента пам ти , третий выход - с вторым входом входного формировател импульсов, при этом п старших разр дов первого счетчика импульсов через первый элемент ИЛИ соединены с вторым входом второго элемента пам ти, а выход переноса соединен с вторым входом первого элемента пам ти, выход которого соединен с вторым входом третьего элемента пам ти, выходы второго и третьего элементов пам ти соединены соответственно с первым и вторымГ05входами второго элемента ИЛИ, выход которого соединен с входом установки нул второго счетчика импульсов, выход переноса которого соединен спервым входом четвертого элемента пам ти, выход которого соединен с выходной шиной, а второй вход - с г. выходом второго элемента ИЛИ.S I I I I I I I М И- - -- JL-г-zi Sar™-Мтг.- тЛфа ТТ и I I |Я. .Jbд еUJ I I I II-эФиг г
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874345733A SU1541761A1 (ru) | 1987-11-30 | 1987-11-30 | Двухпороговое устройство допускового контрол частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874345733A SU1541761A1 (ru) | 1987-11-30 | 1987-11-30 | Двухпороговое устройство допускового контрол частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1541761A1 true SU1541761A1 (ru) | 1990-02-07 |
Family
ID=21343202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874345733A SU1541761A1 (ru) | 1987-11-30 | 1987-11-30 | Двухпороговое устройство допускового контрол частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1541761A1 (ru) |
-
1987
- 1987-11-30 SU SU874345733A patent/SU1541761A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № П32313, кл. Н 01 Н 47/20, 1983. Авторское свидетельство СССР № 993462, кл. Н 03 К 5/19, 198. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR1346327A (fr) | Compresseur adaptable d'informations | |
US3940764A (en) | Pulse pair recognition and relative time of arrival circuit | |
US3247491A (en) | Synchronizing pulse generator | |
SU1541761A1 (ru) | Двухпороговое устройство допускового контрол частоты | |
US4468791A (en) | Method and facility for decoding a biphase-code and application of the method | |
US3588709A (en) | Synchronous timing system having failure detection feature | |
EP0479607B1 (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
SU1075433A1 (ru) | Приемник команд стаффинга | |
SU944131A1 (ru) | Устройство дл индикации синхронизма | |
JP3063291B2 (ja) | 回線監視回路 | |
SU1628215A1 (ru) | Приемопередающее устройство данных | |
SU1478288A1 (ru) | Частотный цифровой дискриминатор | |
SU1104670A2 (ru) | Биимпульсный регенератор | |
JPH0415648B2 (ru) | ||
US4041248A (en) | Tone detection synchronizer | |
SU1679640A1 (ru) | Устройство синхронизации преобразователя линейного сигнала в блочном коде | |
SU920835A1 (ru) | Шифратор | |
SU1042184A1 (ru) | Резервированное пересчетное устройство | |
SU987836A1 (ru) | Устройство цикловой синхронизации | |
SU1062884A1 (ru) | Устройство дл передачи и приема цифровой информации | |
SU1022329A1 (ru) | Устройство дл приема двухпозиционных дискретных сигналов с амплитудной модул цией | |
SU1667137A1 (ru) | Устройство дл приема и обработки команд телеуправлени | |
JPH0450777B2 (ru) | ||
SU1084981A2 (ru) | Устройство дл обнаружени потери импульса | |
SU1298750A1 (ru) | Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках |