SU1541627A1

SU1541627A1 - Устройство дл формировани последовательностей дискретно-частотных сигналов

Info

Publication number: SU1541627A1
Application number: SU884402888A
Authority: SU
Inventors: Юрий Владимирович Стасев; Иван Дмитриевич Горбенко; Константин Игоревич Хударковский; Игорь Александрович Сидоренко
Priority date: 1988-04-04
Filing date: 1988-04-04
Publication date: 1990-02-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в технике формировани последовательностей дискретно-частотных сигналов, несущих в своей структуре большую степень неопределенности вида формы, длительности сигналов и их ансамблевых характеристик. Целью изобретени вл етс повышение быстродействи устройства. Устройство содержит первый счетчик 1, формирователь 2 остатков, регистр 3, мультипликатор 4, блок 5 выдачи дискретно-частотных сигналов, второй счетчик 6, первый триггер 7, первую группу элементов И 8₁-8_м и вторую группу элементов И 9₁-9_м, первую группу элементов ИЛИ 10₁-10_м, блок 11 сумматоров по модулю два, третью группу элементов И 12₁-12_м, третий счетчик 13, второй триггер 14, вторую группу элементов ИЛИ 15₁-15_м, шифратор 16, четвертый счетчик 17, элемент ИЛИ 18, п тый счетчик 19, четвертую группу элементов И 20₁-20_м. 1 табл., 1 ил.

Description

Изобретение относитс к вычислительной -технике и прикладной матема- тике и может быть использовано в технике формировани последовательностей дискретно-частотных сигналов, несущих в своей структуре большую степень неопределенности вида формы, длительности сигналов и их ансамблевых характеристик.

Целью изобретени вл етс повышение быстродействи устройства.

Дл формировани последователь- ности дискретно-частотного сигнала необходимо построить мультипликативную группу пол GF. (р,), имеющую вид ав 1; а, 0(пюс1р ); 9(modp;), ..., ар.; 0Рм (modp; ), где 6 - первообразный элемент пол GF(p;). Известно, что элементы мультипликативной группы обладают сгед - ющим свойством:

ana(p,-tl-h Hmodpi).

Таким образом, зна ап элемент пол GF(p|), можно вычислить .4)-п элемент, что св зано с операцией сранени , котора эквивалентна операции коммутации. Это требует значительно меньших временных затрат, чем операци умножени . Поэтому в устройстве операции умножени , вычитани и коммутации производ тс параллельно.

На чертеже представлена функцио- нальна электрическа схема устройства .

Устройство содержит первый счетчик 1, формирователь 2 остатков, регистр 3, мультипликатор 4, блок 5 вы дачи дискретно-частотных сигналов, второй счетчик 6, первый триггер 7, первую группу элементов И 8,-Sft,, вторую группу элементов И 9,--9т, первую группу элементов ИЛИ 10,-10т, блок 11 сумматоров по модулю два, третью группу элементов И 12«-12т, третий счетчик 13, второй триггер 14 вторую группу элементов ИЛИ 15,-15т,

0

5

o

5

Q

5

шифратор 16, четвертый счетчик 17, элемент ИЛИ 18, п тый счетчик 19 и четвертую группу элементов И 2(-20,.

Устройство дл формировани последовательностей дискретно-частотных сигналов работает следующим образом.

Первоначально счетчики 6, 13, 17 и 19 наход тс в нулевом состо нии, а триггеры 7 и 14 - в единичном (на первом выходе действует единица).

Перед началом работы в мультипликатор 4 записываетс двоичный код числа первообразного элемента О j соответствующего пол Галуа GF(pJ) и код числа р; элементов пол GF(p;).

Подачей импульса запуска на входы мультипликатора 4 и блока 5 выдачи дискретно-частотных сигналов устройство включаетс в работу, на основании этого импульса блок 5 выдачи дискретно-частотных сигналов начинает выдавать тактовые импульсы. На основании данных импульсов мультипликатор умножает б; на единицу, а по окончании умножени выдает по своему выходу управлени импульс установки в исходное состо ние на счетчик 1 и регистр 3 и затем в каждый тактовый момент выдает в формирователь 2 код результата умножени . Формирователь 2 Нормирует остатбк от числа по модулю pj и выдает результат в регистр 3, Последний выдает остаток по модулю на входы мультипликатора 4. Этот остаток результата умножени единицы на QJ по модулю р, и вл етс первым элементом at мультипликативной группы пол Галуа GF(pj).

Мультипликатор 4 выдает первый элемент a на входы блока 5 через открытые элементы И 12,-12ттретьей группы, элементы ИЛИ 154-15т, открытые элементы И 8,,-8т первой группы и элементы ИПИ 10,-10т. В то же врем числа в двоичном коде поступают на первый вход блока 11 сумматоров по модулю

515416276

два, на второй вход которого nocTyifa- Реализовать такой шифратор можно -по известным схемам.

В блоке 11 производитс нахождение

afp-0/2-n

ет код числа р, . В блоке 11 сумматоров по модулю два происходит поразр дное суммирование двоичных чисел без переноса, что соответствует вычита- 5 нию числа a h из р {.

Например, 7. В двоичном коде ап 010, р; 111; р - ah

atp;-iHl+n 1°1 или В Дес тич 10 ном коде а( 5.

Триггер 7 под воздействием импульса со счетчика 6, который считает по модулю К ,, где К 4 - число тактов, необходимое дл записи а п числа в блок 5 выдачи дискретно-частотных сигналов, переходит в нулевое состо ние (на первом выходе - ноль, а на втором инверсном - единица), запирает группу элементов И и открывает вторую группу элементов И 9, -9т Через открытую группу элементов И 9;,-9т и элементы И код

ода числа .n(p.tya: по описанному алгоритму. После поразр дного суммировани по модулю два код числа а(р. ) через открытые элементы И 9,-9т второй группы и элемента ИЛИ поступает в блок 5 выдачи дискретно-частотных сигналов. По истечении К тактов, где Kj - число тактов, необходимое дл нахождени и записи а

n a(p;-OC2.ri

и

,5 а(с;.. | ri.к элементов пол Галуа

GF(pj), п тый счетчик 19 вырабатывает на своем выходе импульс, который через элемент ИЛИ 18 переводит триггер 7 в начальное состо ние. Тем са20 мым код числа а(р;,п начинает поступать на вход блока 5 выдачи дискретно-частотных сигналов через открытые элементы И 201-20т, элемент К ц. тактов, где К - число тактов,

числа ,)/Јtn поступает на второй ты ИЛИ 15,,-15т, элементы И 8t-8 вход блока 5 выдачи дискретно-частот- 25 и элементы ИЛИ 10,-10m. По истечении ных сигналов.

Второй триггер 14 под воздействием импульса со счетчика 13, который считает по модулю К, где К - число тактов, необходимое дл записи ап и a(pi,). чнсла в блок 5

необходимое дл нахождени и записи

an a(p;-i)fun acp;-0u-n ч

элементов пол GF(pj), 2Q четвертый счетчик 17 переводит триггер 14 в начальное состо ние. По сигдискрётн о-частотных сигналов (,), налу управлени с выхода мультиплексора 4 перевод тс счетчик 1 и регистр 3 в нулевое состо ние. Далее в

переходит в нулевое состо ние (на первом выходе - ноль, а на втором инверсном - единица), запирает третью группу элементов И 12,-12ти открывает четвертую группу элементов И 20,-20М. Через открытую группу элементов И 201-20ГУ1 и элементы ИЛИ 15,-15 код числа ,,)п поступает на первый вход блока 11 сумматоров по модулю два, на второй вход которого поступает код числа р; ,

Нахождение а ( кода числа осуществл етс в шифраторе, алгоритм функционировани которого по сн ет таблица.

35

мультипликаторе 4, на следующем этапе, происходит умножение а, элемента пол

40

Галуа на первообразный элемент 0J , и таким образом повтор етс указанный цикл операций и формируютс последующие элементы мультипликативной группы пол GF(p). В результате на входе блока выдачи дискретно-частотных сигналов по вл етс последовательность элементов мультипликативной группы

45 пол GF(p; .

Последовательность параллельных двоичных кодов остатков поступает в блок 5, где происходит образование сложных сигналов в соответствии с

afp-0/2-n

n a(p;-OC2.ri

и

а(с;.. | ri.к элементов пол Галуа

GF(pj), п тый счетчик 19 вырабатывает на своем выходе импульс, который через элемент ИЛИ 18 переводит триггер 7 в начальное состо ние. Тем самым код числа а(р;,п начинает поступать на вход блока 5 выдачи дискретно-частотных сигналов через открытые элементы И 201-20т, элемент К ц. тактов, где К - число тактов,

ты ИЛИ 15,,-15т, элементы И 8t-8 и элементы ИЛИ 10,-10m. По истечени

пол GF(p; .

информацией модул PJ.

Кроме возможности быстрого формировани дискретно-частотныхсигналов, данное устройство позвол ет манипулировать значени ми

6:

и Р;

55

Claims

Формула изобретени

Устройство дл формировани последовательностей дискретно-частотных

сигналов, содержащее первый и второй счетчики, формирователь остатков, регистр, мультипликатор, блок выдачи дискретно-частотных сигналов, блок сумматоров по модулю два, первый триггер, первую и вторую группы элемтов И, первую группу элементов ИЛИ, причем управл ющий выход мультипликатора соединен с входами обнулени

регистра и первого счетчика, вход запуска устройства соединен с одноименными входами мультипликатора и блока выдачи дискретно-частотных сигналов , выход тактового сигнала кото- рого соединен со счетными входами первого и второго счетчиков и входами синхронизации регистра и мультипликатора ,, последовательный выход данных которого соединен с последовательным входом записи данных формировател остатков, первый и второй параллельные входы записи данных которого соединены соответственно с выходами данных первого счетчика и ре- гистра, выход данных которого соединен с информационным входом мультипликатора , вход задани кода размерности пол Галуа которого соединен с первым входом блока сумматоров по модулю два и вл етс первым входом задани режима устройства, второй вход задани режима которого eoerv- лен с входом задани кода числа первообразного элемента пол Галу муз L типликатора, выход данных формировател остатков соединен с информационным входом регистра, разр ды второго входа блока сумматоров по модулю два соединены с первыми входами элемен- тов И первой группы, вторые входы которых соединены с пр мым входом первого триггера, инверсный выход которого соединен с первыми входами элементов И второй группы, вторые входы которых соединены с разр дами выхода блока сумматоров по модулю два, выходы элементов И первой группы соединены с первыми входами эле

0

0

5 Q ,,

5

5

ментов ИЛИ первой группы, вторые входы которых соединены с выходами элементов И второй группы, выходы элементов ИЛИ первой группы соединены с информационным входом блока выдачи дискретно-частотных сигналов, выход которого вл етс выходом дискретно-частотного сигнала устройства, выход переполнени второго счетчика соединен с входом сброса первого триггера, отличающеес тем, что, с целью повышени быстродействи устройства, в него введены с третьего по п тый счетчики, треть и четверта группы элементов И, втора группа элементов ИЛИ, второй триггер, шифратор, элемент ИЛИ, причем первый вход элемента ИЛИ соединен с входом обнулени первого счетчика , а выход - с входом установки первого триггера., выход тактового сигнала блока выдачи дискретно-частотных сигнапов соединен со счетными входами третьего, четвертого и п того счетчиков, выход переполнени ко- ,тсрого соединен с вторым входом элемента ИЛИ, выход переполнени третьего счетчика соединен с входом сброса второго триггера, первый вход установки которого соединен с выходом переполнени четвертого счетчика, второй вход установки второго триггера соединен с управл ющим выходом мультипликатора , выход данных которого соединен с первыми входами элементов И третьей группы и входом шифратора, выход которого соединен с первыми входами элементов И четвертой группы, выходы элементов И третьей и четвер-. той групп соединены соответственно с первыми и вторыми входами элементов ИЛИ второй группы, выходы которых соединены с первыми входами элементов И первой группы, пр мой выход второго триггера соединен с вторыми входами элементов И третьей группы, а инверсный - с вторыми входами элементов И четвертой группы.