SU1527666A1 - Устройство дл контрол ошибок воспроизведени информации с носител магнитной записи - Google Patents

Abstract

Изобретение относитс  к приборостроению, технике магнитной записи информации и может быть использовано дл  контрол  потоков ошибок канала цифровой магнитной записи. Цель изобретени  - повышение точности контрол  ошибок за счет индикации структуры пакета ошибок сигнала магнитной записи. Указанна  цель достигаетс  тем, что в устройство, содержащее входную шину 1 сигнала, шину 2 псевдослучайной последовательности, первый 3 и второй 4 сумматоры по модулю два, первый 5 и второй 6 регистры сдвига, коммутатор 7, первый 8 детектор ошибок, триггер 9, второй 10 детектор ошибок, введены второй триггер 11, элемент И 12, инвертор 13, индикатор 14 и элемент 15 управлени . Устройство позвол ет идентифицировать ошибку воспроизведени  и тип ее в пакете. 1 ил.

Description

(21)4377826/24-10

(22)17.02.88

(46) 07.12.89. БЕОЛ. № 45

(72) И.В. Чуманов и Л.И. Чуманова

(53)681.84(088.8)

(56)Авторское свидетельство СССР № 1332376, кл. G 11В 27/36, 24.03.86.

Авторское свидетельство СССР № 1273994, кл. G 11В 27/36, 29.04.85.

(54)УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОШИБОК ВОСПРОИЗВЕДЕНИЯ ИНФОРКД.ЦИИ С НОСИТЕЛЯ МАГНИТНОЙ ЗАПИСИ

(57)Изобретение относитс  к прибо- боростроению, технике магнитной записи информации и может быть использовано дл  контрол  потоков ошибок канала цифровой магнитной записи . Цель изобретени  - повьппение точности контрол  ошибок за счет индикации структуры пакета ошибок сигнала магнитной записи. Указанна  цель достигаетс  тем, что в устройство , содержащее входную шину I сигнала , шину 2 псевдослучайной последовательности , первый 3 и пторой 4 сумматоры по модулю два, первый 5 и второй 6 регистры сдвига, коммутатор 7, первый 8 детектор ошибок, триггер 9, второй 10 детектор ошибок , введены второй триггер П, элемент И 12, инвертор 13, индикатор 14 и элемент 15 управлени . Устройство позвол ет идентифицировать ошибку воспроизведени  и тип ее в пакете . 1 ил.

С

(Л

Изобретение относитс  к приборостроению , к технике магнитной записи и может быть использовано в отдельной аппаратуре контрол  дл  исследовани  потоков ошибок канала цифровой магнитной записи-воспроизведени .

Цель изобретени  - повышение точности контрол  ошибок за счет индикации структуры пакета ошибок сигна- ла воспроизведени  с носител  магнитной записи.

На чертеже представлена структурна  схема устройства.

Устройство содержит входную шину 1 сигнала воспроизведени  псевдослучайной последовательности импульсов (символов), входную шину 2 тактового синхросигнала воспроизведени , первый 3 и второй 4 сумматоры по модулю два, первый 5 и второй 6 регистры сдвига, коммутатор 7, детектор 8 отсутстви  ошибок, триггер 9, детектор 10 псевдослучайной последовательности ошибок , дополнительньй триггер 11, эле- мент И 12, инвертор 13, блок 14 индикаторов и элемент 15 управлени .

Входна  шина 1 сигнала воспроизведени  псевдослучайной последова- тельности соединен с первым входом сумматора 3 по модулю два и первым сигнальным входом коммутатора 7, выход которого соединен с информационным входом регистра 5 сдвига. Выходы дев того и одиннадцатого разр дов регистра 5 сдвига соединены с входами сумматора 4 по модулю два, выход которого соединен с вторым сигнальным входом комьгутатора 7 и вторым вхо- дом сумматора 3 по модулю два. Выход сумматора 3 соединен с информационным входом регистра 6 сдвига, информационным входом детектора 8 отсутстви  ошибок и информационным входом детек- тора 10 псевдослучайной последовательности ошибок, выход которого соединен с первым, тактирующим входом триггера 8. Второй установочный в нулевое состо ние вход триггера 9 сое- динен с выходом детектора 8 отсутстви  ошибок, а выход - с управл ющим входом коммутатора 7. Выходы всех раз р дов регистра 6 сдвига соединены с соответствующими индикаторами блока 14. Выход последнего разр да регистра 6 сдвига соединен, кроме того, с первым информащ1онным входом триггера 1 1 , ;пшерсньп1 выход которого соединен с первым входом элемента И 12 выход которого соединен с тактовым входом регистра 6 сдвига. Входна  шина 2 тактового синхросигнала воспроизведени  соединена с тактовым входом регистра 5 сдвига, входом тактового сигнала детектора 8 отсутстви  ошибок, входом тактового сигнала детектора 10 псевдослучайной последовательности ошибок, вторым входом элемента И 12 и входом инвертора 13, выход которого соединен с вторым тактирующим входом триггера 11. Выход элемента 15 управлени  соединен с третьим установочным в нулевое состо ние входом триггера 11.

Регистры 5 и 6 соответственно и 11- и 28-разр дные регистры сдвига.

Электронный коммутатор 7 соедин ет информационный вход регистра 5 с входной шиной 1 сигнала воспроизведени  псевдослучайной последовательности при наличии на управл ющем входе коммутатора выходного сигнала триггера 9. При отсутствии этого сигнала коммутатор 7 соедин ет информационный вход регистра 5 с выходом сумматора 4.

Устройство работает следующим образом .

Ко.гда информационный вход регистра 5 подключен посредством коммутатора 7 к выходу сумматора 4, то регистр 5 и сумматор 4 образуют генератор контрольной псевдослучайной последовательности символов, идетичный .генератору (не показан) , который формирует известным образом записываемую на магнитный носитель (не показан) испытательную псевдослучайную последовательность символов .

Ошибки воспроизведенного испытательного сигнала определ ютс  путем поэлементного сравнени  на сумматоре 3 воспроизводимой псевдослучайной последовательности символов с контрольной поспедовательностью.

В синхронизм с воспроизводимой псевдослучайной последовательностью генератор контрольной псевдослучайной последовательности автоматически вводитс  путем кратковременного подключени  посредством электронного коммутатора 7 информационного входа регистра 5 к входной шине I.

При отсутствии сг нхронизма между контрольной псевдослучайной после5 . 15

довательностью и воспроизводимой на выходе сумматора 3 формируетс  псевдослучайна  последовательность ошибок . На эту последовательность реагирует детектор 10 псевдослучайной последовательности ошибок, на выходе которого при этом формируетс  сигнал которьш переключает триггер 9. Выходной сигнал триггера 9 поступает на управл ющий вход коммутатора 7, который при этом подключает информационный вход регистра 5 к входной шине 1 сигнала воспроизведени  псевдослучайной последовательности. Через , в частности, 11 тактов, т.е. после заполнени  регистра 5 безошибочной воспроизводимой псевдослучайной последовательностью, перестает формироватьс  сигнал ошибок на выходе сумматора 3, на что реагирует детектор 8 отсутстви  ошибок.

При этом на выходе детектора 8 формируетс  сигнал, который сбрасывает триггер 9 в исходное состо ние. Снимаетс  сигнал с управл ющего входа коммутатора 7, который после этого подключает информационный вход регистра 5 к выходу сумматора 4. Далее регистр 4 и сумматор А начинают сами генерировать контрольную псевдослучайную последовательность символов, но уже поэлементно синхронно с воспроизводимой последовательностью.

Ошибка на выходе сумматора 3 формируетс  в случае несоответстви  значени  очередного символа (элемента) воспроизводимой псевдослучайной последовательности соответствующему символу контрольной последовательности. Сигнал ошибок формируетс  в потенциальном коде БВН (без возвращени  к нулю) и поступает на информационный вход регистра 6 сдвига.

После возмох .наго в канале магнитной записи сбо  тактового синхросигнала воспроизведени  нарушаетс  синхронизм между контрольной псевдослу чапой последовательностью и воспроизводимой . При этом автоматический ввод устройства в синхронизм с воспроизводимой псевдослучайной последовательностью с помощью детектора 10 псевдослучайной последовательности ошибок, триггера 9, коммутатора 7 и детектора 8 отсутстви  ошибок происходит аналогично.

При отсутствии ошибок на выходе сумматора 3 сигнал (логическа  1)

66

в разр дах регистра бив том числе на выходе последнего разр да этого регистра отсутствует. Согласно этому триггер 11 переводитс  в нулевое состо ние, а на соответствующем входе элемента И 12 устанавливаетс  высокий уровень логической , поступающий с инверсного выхода триггера 11 и разрешающий поступление тактового синхросигнала воспроизведени  на тактовый вход регистра 6 дл  осуществлени  сдвига информации в нем. При этом все индикаторы блока

14 включены.

При выделении сумматором 3 пакета ошибок группа ошибок, включающа  и правильные единичные элементы, последовательно вводитс  в регистр 6. Когда первый ошибочный элемент данного пакета ошибок достигает последнего разр да регистра 6, то на выходе этого разр да формируетс  высокий уровень логической 1 , который через

полтакта синхросигнала воспроизведени  записываетс  в триггер 11. Триггер 11 переводитс  в единичное состо ние , после чего запираетс  элемент И 12 и останавливаетс  сдвиг

информации ошибок в регистре 6. В результате регистр 6 запоминает взаимное расположение ошибочных и правильных элементов данного пакета ошибок . По свечению индикаторов блока 14 анализируетс  структура зафиксированного данного пакета ошибок. Лл  продолжени  контрол  пакетов ошибок от элемента 15 управлени  подаетс  сигнал , который возвращает триггер 11 в

нулевое состо ние.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  ошибок воспроизведени  информации с носител  магнитной записи, содержащее входную шину сигнала воспроизведени  и шину псевдослучайной последовательности , соедине нную с первым входом

   первого сумматора по модулю два и с первым сигнальным входом коммутатора, выходом соединенного с информационным входом первого регистра сдвига, выходы двух соответствующих разр дов которого соединены с входами

   второго сумматора по модулю два, выходом соединенного с вторым сигнальным входом коммутатора и с вторым входом первого сумматора по модулю

   два вьтход которого соединен с информационным входом второго регистра сдвига и с информационньми входами детектора отсутстви  ошибок и детектора псевдослучайной последовательности ошибок, к выходам которых подсоединен триггер, выходом соединенный с управл ющим входом коммутатора , причем тактовый вход первого регистра сдвига соединен с входами тактового сигнала детектора отсутстви  ошибок и детектора псевдослу- чаной последовательности ошибок и с входной шиной тактового синхросигнала воспроизведени , отличающеес  тем, что, с целью повышени  точности контрол  ошибок за счет индикации структуры пакета оши

   бок сигнала воспроизведени , в него введены дополнительный триггер, элемент И, выходом соединенный с тактовым входом второго регистра сдвига, блок индикаторов, подключенных к выходам разр дов второго регистра сдвига, выход последнего разр да которого при этом соединен также с первым входом дополнительного триггера , выходом соединенного с первым входом элемента И, инвертор, выход которого соединен с вторым входом дополнительного триггера, а вход - с вторым входом элемента И и с входной шиной тактового синхросигнала воспроизведени , и элемент управлени , подключенньш к третьему входу дополнительного триггера.