SU1501103A1 - Аналого-цифровое вычислительное устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  моделировани  непрерывно- дискретных процессов и систем управлени  в реальном и ускоренном масштабе времени. Целью изобретени   вл етс  повышение быстродействи . Устройство содержит блок управлени , блок пам ти, селектор адреса, блок синхронизации, К блоков решени  дефференциальных уравнений, блок св зи, блок прерываний и генератор импульсов. 6 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  моделировани  непрерывно-дискретных процессов и систем управлени  в реальном и ускоренном масштабах времени.

Целью изобретени   вл етс  повышение быстродействи .

На фиг. 1 и 2 изображена блок- схема аналого-цифрового вычислительного устройства; на фиг. 3 - блок- схема узла интегрировани ; на фиг.4- блок-схема второго узла управлени ; на фиг. 5 и 6 - блок-схема алгоритма функционировани  устройства.

Аналого-цифровое вычислительное устройство содержит блок 1 управлени , блок 2 пам ти, первый селектор 3 адреса, блок .4 синхронизации,блоки 5 решени  дифференциальных уравнений , блок 6 св зи, шины 7-9 адреса , данных и управлени  и блок 0 прерываний.

Каждый блок 5 содержит первый узел 11 управлени , шины 12 и 13 данных и управлени , первьй узел 14 пам ти, генератор 15 импульсов, второй селектор 16, второй узел П пам ти, узлы 18 интегрировани , таймер 19,. узел 20 прерьгоаний, узлы 21 и 22 коммутации,узлы 23 вычислени  нелинейных функций, аналого-цифровой преобразователь 24, вторые узлы 25 управлени , регистры 26 состо ни  обмена, буферные регистры 27, первые и вторые формирователи 28 и 29 им- ,пульсов.

Каждый узел интегрировани  содержит ЦДЛ 30 и 31, М умножающих ЦАТ1 32, сумматоры 33 и 34, интегратор 35, узлы ключей 36 и 37 и блок 38 контроел

со

л . В состав блока 38 вход т регистр 39 и коммутаторы 40 и 41.

Каждый узел 25 управлени  содержит элементы И 42-45, элементы ШШ 46-48, элементы 49 и 50 задержки, триггеры 51 и 52 и формирователь 53 импульсов.

Исходна  задача сводитс  к определению значений

к. де

X

f(X

i i

1.2,

,,Х, , .. .,Х;,Х;, ...,Х„,Хи)(1)

функции качества исследуемого объекта,

.,п) - переменные состо ни , получаемые при моделировании динамических процессов , заданных дифференци - альными уравнени ми вида

X,

П. X,

-...-t- а,.,Хз + ,..+ а,„Х„ + Ь,

X, а;,Х, +...+ a;.,.X.,4...-f , + Ь; + Ф,- Хп а-„,Х, -ь...+ а„-,Х., + ...+ + Ь„ ч- Ф,

при известных начальных услови х Хз(0), v

где Ф; т - нелинейные функции; a; .j- коэффициенты.

На этапе подготовки исходной задачи к решению производитс  распределение вычислительной нагрузки между процессорами системы таким образом, что уравнени  вида (1) решаютс  блоком 1 , а решение уравнений (2) определ етс  блоками 5.

Узел I 1 в сост.аве блока 5 предназначен дл  реализации части алгоритма решени , изменени  структуры схемы моделировани  в процессе решени , управлени  коэффициентами в схеме моделировани , реализации ал20

с  коды рассчитанных на блоке 1 коэффициентов , коды узлов точек нели- нейных функцийi коды ухГравлени  узлов 21 и 22.

Работа программы управлени  блоками 5 происходит по инициативе программы блока 1, с обеспечнием набора 25 схемы моделировани  с помощью блока 6, узлов 21, 22, установки коэффициентов в умножающих ЦАП 32, задани  режима работы в процессе решени  задачи интеграторов 35 каждого из блоков интегрировани  18. Установка коэффициентов умножающих ЦАП 32 и начальных условий интеграторрв 35 через ЦАП 30 по шине 12 производитс  с помощью второго селектора 16. В про

30

цессе установки значении коэффициенГОрИТМОВ контрол  и диагностики уз- ог -.„.„ „

- - тов K;.jHa умножающих ЦАП 32 коммутатор 40 подключает к входу соответстлов 18 и р да других функций.

Устройство работает следующим образом .

В исходном состо нии регистр 39 узла 38 обнул етс  и на первом и втором входах регистра 39 формируетс  код 01, в соответствии с которым все 35 устанавливаютс  в режим Исходное положение. Исходное состо  ние остальных блоков призвольное.

На этапе подготовки загружаетс  в - блок 1 составленна  пользователем программа определени  Y в соответ - ствии с (1) , ввод тс  значени  коэф- фициентов Ь| и a--j и. описани  функций f в уравнени х (2).

Под управлением блока J осуществл етс  загрузка через узел 1 7 с участием узла JJ и узел 14 программ управлени  блоками 5 реш,еии  диффе- ренциальных уравнений, а также пользовательских программ, реализующих логические зависимости и численные методы расчетов. В узел 14 передают40

вующего ЦАП 32 опорные напр жени  U После записи значени  коэффициента К;- в ЦАП 32 осуществл етс  контроль записанного значени  с помощью АЦП 24, вход которого коммутатором 41 подключен к выходу сумматора 33.При этом управление коммутаторами 40 и 41 осуществл етс  с третьего и чет- вертого выходов регистра 39, информаци  в который поступает с узла 11.

50

55

Таким образом, с помощью узла 38 устран етс  погрешность, вносима  внешними соединительными цеп ми, так как контроль коэффициентов К;-, осуществл етс  непосредственно на выходе сумматора 33. С помощью узла-37 ключей входы сумматора 33 узла 18 подключаеютс  к выходам ПАП 32 или к нулевой шине, причем управление каждым ключом осуществл етс  от узла 11, что позвол ет параллельно мен ть

+ Ф

1 )

(2)

с  коды рассчитанных на блоке 1 коэффициентов , коды узлов точек нели- нейных функцийi коды ухГравлени  узлов 21 и 22.

Работа программы управлени  блоками 5 происходит по инициативе программы блока 1, с обеспечнием набора схемы моделировани  с помощью блока 6, узлов 21, 22, установки коэффициентов в умножающих ЦАП 32, задани  режима работы в процессе решени  задачи интеграторов 35 каждого из блоков интегрировани  18. Установка коэффициентов умножающих ЦАП 32 и начальных условий интеграторрв 35 через ЦАП 30 по шине 12 производитс  с помощью второго селектора 16. В про

вующего ЦАП 32 опорные напр жени  U После записи значени  коэффициента К;- в ЦАП 32 осуществл етс  контроль записанного значени  с помощью АЦП 24, вход которого коммутатором 41 подключен к выходу сумматора 33.При этом управление коммутаторами 40 и 41 осуществл етс  с третьего и чет- вертого выходов регистра 39, информаци  в который поступает с узла 11.

Таким образом, с помощью узла 38 устран етс  погрешность, вносима  внешними соединительными цеп ми, так как контроль коэффициентов К;-, осуществл етс  непосредственно на выходе сумматора 33. С помощью узла-37 ключей входы сумматора 33 узла 18 подключаеютс  к выходам ПАП 32 или к нулевой шине, причем управление каждым ключом осуществл етс  от узла 11, что позвол ет параллельно мен ть

значени  а-, в процессе решени , если а принимает значение О либо 1.

Воспроизведение нелинейных функци Ф, уравнений (2) обеспечиваетс  узлами 23, подключение выходов которых к входам сумматора 34 производитс  узлом ключей 36. Подача на вход узла 23 переменных Х в составе блока 5 производитс  первым уззлом коммутации , а переменных с других блоков 5 через узел 22, Задание адреса и кодов управлени  узлов 21 и 22 производитс  узлами 11 с помощью второго селектора 16.

После проведени  этапа подготовки к решению уравнений (2) на устройств в. блок 2 занесена программа решени  исходных уравнений, а узлы 14 занесены соответствующие пользовательские программы, в узлах 18 проведена установка коэффициентов Kj-na умножающих ЦАП 32 и их корректировка с помощью узла 38, набрана схема моделировани  в узлах 18 с помощью узлов 21, 22, блока 6 и умножающих ЦАП 32, установлены необходимые начальные услови  интеграторов 35, занесены необходимые функциональные зависимости в узлы 23 вычислени  нелинейных функций.

При поступлении сигнала Пуск по инициативе программы блока 1 начинаетс  решение уравнений (2). При этом запускаютс  необходимые узлы 11, в регистры 39 занос тс  коды индивидуального управлени  интеграторами 36, которые перевод тс  в строго определный режим работы (Исходное положение , Пуск, Останов).

В таймер L9 предварительно заноситс  число, соответствующее необходимому временному интервалу, истечению которого на выходе таймера 19 -возникает сигнал,поступающий на вход узла 20 прерываний. Узел 11 производит обработку прерывани  и приступае к дальнейшему выполнению прерванной программы.

Узлы 25 обеспечивают циклический запуск всех соответствующих АЦП 24, на входы которых поступают переменные X; или их производные X;. Коды преобразованных сигналов X; и X;записываютс  в регистры 27 в момб-нты поступлени  синхронизирующих сигналов с узлов 25.

Узел 25 по сигналам с селектора 3 или. 16 Конец преобразовани 

5

0

АЦП 24 и импульсам независимого генератора 15 вырабатывает сигналы Пуск АЦП 24 и сигнал разращени  записи в регистр 27. Формирование сигнала Пуск производитс  следующим образом.

Допустим, исходном состо нии триггеры 52 и 5 наход тс  в нулевом состо нии, т.е. на пр мых выходах - О, а на инверсных - . Импульсы с выхода независимого генератора 15 поступают на один из входов схемы 45 совпадени , так как-на второй вход схемы 45 подана 1 с инверсного выхода триггера 52, то первый импульс проходит на вход Запуск АЦП 24 и запускает его. Одновременно триггер 52 устанавливаетс  в состо ние I, ноль с инверсного выхода закрывает  чейку 45 и после- импульсы генератора 15 не проход т на запуск АЩТ 24. Б момент окончани  преобразовани  информации

5 АЩТ 24 генерирует импульс Конец преобразовани  , который поступает на входы элементы 49 задержки и элемента 42. На второй вход элемента И 42 поступают сигналы от селекто- ,

0 ров 3 и 16, предварительно собранные по ИЛИ с помощью элемента ИЛИ 46. При отсутствии /сигналов сигнал Конец преобразовани  через линию 49 задержки

поступает на вход элемента И 44, на

tt 111

c втором входе которого находитс 

поданна  с инверсного выхода тригге - ра 51, а дальше проходит на вход разрешени  записи регистра 27 и на вход R триггера 52.С приходом этого импульса

0 преобразованна  информаци  АЦП 24 переписываетс  в регистр 27, а триггер 52 устанавливаетс  в О, вновь импульс с генератора 15 запускает АЦП и цикл работы повтор етс .

5

При одновременном по влении импульсов от селекторов 3 и 16 и импульса Конец преобразовани  АЦП 24 последний благодар  элементу 49 заQ держки не проходит на выход элемента И 44, так. как триггер 51 по входу S устанавливаетс  в 1.

По последнему заднему фронту сигналов селекторов 3 и 16 формировас тель 52 формирует импульс, который поступает на элемент И 43 и одновременно на вход элемента 50 задержки, при этом триггер 51 переводитс  в состо ние О.

Импульс с выхода элемента И 43 поступает на второй вход элемента ИЛИ 46, на выходе которого формируетс  импульс Разрешение записи дл  узлов 27, и узел 25 продолжает работать по описанному алгоритму.

Таким образом, узел 25 осуществл ет формирование импульсов Запуск АЦП, Разрешение записи и осуществл ет задержку импульса Разрешение записи на врем , необходимое на считывание информации с выхода регистра 27.

Текущие значени  переменных, хра- 15 ных коэффициентами К; и К;,во времен щиес .в данный момент в регистрах 27, могут быть использованы в соответствии с программой моделировани  блоком , а также узлов 11 при интегрировании уравнени  вида (2), причем выходы регистров 27 подключены к информационным шинам блока 1 и блока 10 через формирователи 28 к 29, что обеспечивает ВОЗМОЖНОСТИ)

ни, что позвол ет получить ixY функциональных зависимосте й. Управл   работой узла ключей 37, а также устанавлива  значени  коэффициентов К--,

1 j

20 и Kj равными О или рассчитанному значению на ЦАП 32, можно измен ть схему моделировани  во времени.

Пример одного из вариантов организации аналого-цифрового вычислиодновременного чтени  текущего значе- 15 тельного процесса при решении на НИИ переменной из соответствующего ре- предлагаемом устройстве уравнений гистра 27 блокрм J и узлом Л . Управ- ление формировател ми 28 и 29 осу- ществл етс  соответственно от селекторов 3 и } 6.30

Отсчет текущего времени всей системы осуществл етс  блоком 4, который запускаетс  сигналом Пуск, вырабатываемым по. инициативе программ блока 1. При необходимости, вместе с за- 35 системе РАФОС) программу дл  вычис- писью переменной из регистра 27 осуще- лени  и оценки значени  функции ка- ствл етс  считывание текущего времени след5тощим образом. При записи значени  переменной в блок 1 значение текущего времени считьгоаетс  им программно из блока 4 по сигналу селектора 3. При записи значени  переменной в узел 11 текущее врем  программно считываетс  этим блоком

вида (1) и (2) по снен блок-схемой алгоритм на фиг.5 и 6.

I

На этапе начального диалога пользователь составл ет с помощью стан- дартньрс средств св зи операционной системы блока J (например, с помощью редактора рбщего йазначени . EDIT

40

честна исследуемого объекта в соответствии с конкретным- видом выражени  (1). С клавиатуры диспле  блока 1 ввод тс  конкретные числовые значени  коэффициентов а j-j, b;, вход щих в уравнени  (2) , и начальные значени  переменные Х-(0). В случае использовани  стандартных функ- 45 ций Ф.Днапример, sin, cos, exp и т.п.) пользователь указывает только конкретный вид функции и требуемую погрешность аппроксимации. В случае использовани  нестандартных функций

честна исследуемого объекта в соот ветствии с конкретным- видом выражени  (1). С клавиатуры диспле  блока 1 ввод тс  конкретные числовые значени  коэффициентов а j-j, b;, вход щих в уравнени  (2) , и начальные значени  переменные Х-(0). В случае использовани  стандартных функ- 45 ций Ф.Днапример, sin, cos, exp и т. пользователь указывает только конкретный вид функции и требуемую погрешность аппроксимации. В случае использовани  нестандартных функций

.с регистра 26 по сигналу селектора 16.

В регистрах 27 информаци  о текущих значени х переменных обновл етс  с максимально возможной скоростью, ограниченной практически только вре- 50 по ьзователь задает координаты менем преобразовани  АЦП 24. При этом узловых точек аппроксимации. Далее вычислительна  нагрузка узла 11, определ ема  обработкой данных и управлением блоком/5 по программам пользовател  либо вьтолнением системных программ, не увеличивает врем  обмена - врем  получени  блоком 1 последпользователь указьшает в  вном внц разделение вычислительной нагрузки между блоками 5 при решении системы 55 (2). На этой основе блок 1 формирует программы управлени  блоками 5, реализуемые на узлах 1I. Таким образом задаетс  математическое описание исследуемого объекта и про

них значений аналоговых переменных в цифровом виде. Кроме того, обмен р

блоком 1 через формирователи 28 не мешает узлу 11 одновременно получить те же значени  переменных через со- ответствующий формирователь 29, что увеличивает степень распараплелли- вани  процессов обмена и вычислительных процессов между блоком 1 и узлами 1 I .

В соответствии с программой, згшо- женной в узел 11, осуществл етс  модул ци  (изменение значени  коэффициентов по зарнее рассчитанным функциональным зависимост м) определенных коэффициентами К; и К;,во времени , что позвол ет получить ixY функциональных зависимосте й. Управл   работой узла ключей 37, а также устанавлива  значени  коэффициентов К--,

1 j

и Kj равными О или рассчитанному значению на ЦАП 32, можно измен ть схему моделировани  во времени.

тельного процесса при решении на предлагаемом устройстве уравнений

системе РАФОС) программу дл  вычис- лени  и оценки значени  функции ка-

вида (1) и (2) по снен блок-схемой алгоритм на фиг.5 и 6.

I

На этапе начального диалога пользователь составл ет с помощью стан- дартньрс средств св зи операционной системы блока J (например, с помощью редактора рбщего йазначени . EDIT

системе РАФОС) программу дл  вычис- лени  и оценки значени  функции ка-

честна исследуемого объекта в соответствии с конкретным- видом выражени  (1). С клавиатуры диспле  блока 1 ввод тс  конкретные числовые значени  коэффициентов а j-j, b;, вход щих в уравнени  (2) , и начальные значени  переменные Х-(0). В случае использовани  стандартных функ- ций Ф.Днапример, sin, cos, exp и т.п.) пользователь указывает только конкретный вид функции и требуемую погрешность аппроксимации. В случае использовани  нестандартных функций

по ьзователь задает координаты узловых точек аппроксимации. Далее

по ьзователь задает координаты узловых точек аппроксимации. Далее

пользователь указьшает в  вном внце разделение вычислительной нагрузки между блоками 5 при решении системы (2). На этой основе блок 1 формирует программы управлени  блоками 5, реализуемые на узлах 1I. Таким образом задаетс  математическое описание исследуемого объекта и программа обработки результатов модели ровани .

На этапе начальной подготовки блок 1 производит численное интегрирование системы уравнений (2), определ   при этом максимальные значени  переменных и производных. Затем в соответствии с известными методиками расчета рассчитываютс  масштабы переменных, масштаб времени и значени  коэффициентов, устанавливаемых с помощью ЦАП 30, 31 и умножающих ЦАП 32, Таким образом формируетс  схема моделировани , котора  может быть отображена с помощью внешних устройств блока 1 (например , устройство печати или видеомонитора ).

На этапе начальной загрузки блок 1 через узел 17 пам ти передает в узел 14 пам ти управл ющие программы , коды ЦАП 30, 31 и умножающих ЦАП 32, управл ющую информацию дл  коммутации узлов ключей 36 и 37, коды узлов 23 нелинейных функций и информацию дл  коммутации узлов 21 и 22. Блок 1 задает блоку 6 св зи информацию о необходимых коммутаци х между блоками 5.

По окончании этапа начальной загрузки блока производитс  инициализаци  узлов 11 по сигналам с селектора 3 через узел 20 прерываний. При этом программа обработки прерываний узла 11 считывает слово состо ни  из узла 7, заданное блоком 1, и обеспечивает обработку прерывани  в соответствии с заданным условием в слове состо ни . Так обеспечиваетс  управление блоком 5, например , задание режимов работы интеграторов .Кроме прерьтаний работы блока 5 по инициативе блока 1, возможно прерьшание по времени, обеспечиваемое таймером 19.

Возможно при необходимости также прерывание блока 1 по сигналам от блоков 5. Реализуетс  оно путем передачи сигналов от селекторов 16 в блок 10,

На этапе ращени  узлы 11 с помощь блоков 38 вырабатывают команды управлени  интеграторами 35, через АЦП 24 считывают информацию с выходов блоков 33, 35, записыва  текущие значени  указанных пользователем переменных и метки времени, генерируемые блоком 4 в соответствующие

0

5

0

5

0

5

0

5

0

5

регистры 27 и регистр 26, откуда они могут быть считаны как в блок 2, так и в уэел 14 ,

Выполнение управл ющих программ мо сет быть прекращено либо по истечении заданного времени интегрировани  через узлы 20 прерываний от таймеров 19, либо по указанию блока 1 через селектор 3,

Claims (1)

1. Формула изобретени 

   Аналого-цифровое вычислительное устройство, содержащее блок управлени , блок пам ти, первый селектор адреса , блок св зи и К блоков решени  дифференциальных уравнений (К - количество уравнений в системе уравнений ), каждый из которых содержит М узлов интегрировани  (М - коли- честв о неизвестных в системе уравнений ), первый узел управлени , первый и второй узлы пам ти, второй селектор адреса, таймер,узел прерываний, первый и второй узлы коммутации, М аналого-цифровых преобразователей и Е узлов вычислени  нелинейных функций -(Е - количество нелинейных функций ) , причем вхсд-выход блока управлени  соединен с информационным входом-выходом блока пам ти, информационными входами-выходами всех блоков решени  дифференциальных уравнений и входом задани  режима блока св зи, первый выход блока управлени  соединен с входами адреса блока пам ти всех блоков решени  дифференциальных уравнений и с информационным входом первого селектора адреса, первый выход которого соединен с входом синхронизации блока св зи, информационный выход которого соединен с информационными входми всех блоков реше ни  дифференциальных уравнений, первые информаднонные выходы которых соединены , с труппой информационньк входов блока св зи, второй выход блока управлени  соединен с входами записи-считывани  блока пам ти, всех блоков решени  дифференциальных уравнений и с управл ющим входом первого селектора адреса, первые информацион ные входы всех узлов вычислени  нелинейных функций соединены с выходами первого узла коммутации, вход синхронизации которого соединен с перкым выходом второго селектора адреса, входами синхронизации всех узлов вы

   1115

   числени  нелинейных функций, второго узла коммутации, всех узлов интегрировани  и таймера, информационный вход таймера соединен с информационным входом-выходом первого узла пам ти , первым информационным входом- выходом второго узла пам ти, первыми информационными входами всех узлов итегрировани , вторыми информационны- ми входами всех,узлов вычислени  нелинейных функций, управл ющими входами первого и второго узлов коммутации и входом-выходом первого узла управлени , первый выход первого уз- ла управлени  со единен с информационным входом второго селектора адреса, входом адреса первого узла пам ти и первым входом адреса второго узла пам ти, второй выход первого узла управлени  соединен с управл ющим входом второго селектора адреса, первым входом записи-считывани  второго узла пам ти и входом записи-считывани  первого узла пам ти, второй вход адреса, второй вход записи- считывани  и второй информационный вход-выход второго узла пам ти  вл ютс  входами адреса, записи-считывани  и информационным входом-выходом блока решени  дифференциальных уравнений соответственно, информационный вход второго узла коммутации  вл етс  информационным входом блока решени  дифференциальных уравнений , информационный выход второго узла коммутации соединен с первым информационным входом первого узла коммутации и вторыми информаци:- онныМи входами М узлов интегрировани , информационный вход-выход каждого узла интегрировани  соединен с информационными входами выходами остальных узлов интегрировани , втр- рь1м информационным входом первого уз- ла коммутации и  вл етс  первым информационным выходом блока решвни  дифференциальных уравнений, выходы всех узлов вычислени  нелинейных функщ1Й соединены с .группой информационных входов второго узла коммутации , первый вход узла прерьшаний соединен с вьссодом таймера, выход узла прерьшаний.соединен с входом первого узла управлени , информа-г- цнонный выход каждого узла интегрировани  соединен с информационным входом аналого-цифрового преобразовател , о тличающеес  тем.

   5

   103

   Q 5

   12

   Что, с целью повышеи  быстродействи , в него введены блок синхронизации , блок прерываний, генератор импульсов, а в каждый блок решени  дифференциальных уравнений введены М буферных регистров, М первых и ; вторых формирователей импульсов, регистр состо ни  обмена и М вторых узлов управлени , причем выход прерывани  всех блоков решени  дифференциальных уравнений соединен с группой входов блока прерываний,группа выходов первого селектора адреса соединена с группой входов синхронизации всех блоков решени  диффрен- циальньос уравнений, выход первого селектора адреса соединен с входом синхронизации блока синхронизации 0 обмена, управл ющий вход которого соединен с вторым выходом блока управлени , вход-выход которого соединен с первым информационным выходом блока синхронизации обмена вторыми информационными выходами всех блоков решени  дифферециальных уравнений, вход состо ни  обмена которых соединен с вторым информационным выходом блока синхронизации, генератор импульсов соединен с тактовыми входами всех блоков решени  дифференциальных уравнений, вход признака прерывани  блока управлени  соединен с выходом блока прерываний, первый вход второго узла управлени  соединен с выходом -конца преобразовани  аналого-цифрового преобразовател , вход запуска которого соединен с первьм выходом второго узла управлени ,- второй выход которого соединен с входом записи буферного регистра, информационный вход которого соединен с выходом аналого- цифрового преобразовател , выход буферного регистра соединен с информационными входами первого и второго формирователей импульсов, выход всех первых формирователей импульсов соединен с входом-выходом первого узла управлени  и выходом регистра состо ни  обмена, вход синхронизации которого соединен с вторым вьпсодом второго селектора адреса, третий выход которого  вл етс  выходом прерьшаний блока решени  дифференциальных уравнений и соединен с входами синхронизации всех первых формирователей импульсов и вторыми входами всех вторых узлов управлени , третий вход которых соеди0

   5

   0

   5

   0

   5

   нен с входами синхронизации всех вторых формирователей импульсов, вторым информационным входом узла прерывани  и  вл етс  группой входов синхронизации блока решени  дифференциальных уравнений, выходы вторых формироватефиг .1

   лей импульсов  вл ютс  вторым информационным выходом блока решени  дифференциальных уравнений, информационный вход регистра состо ни  обмена  вл етс  входом состо ни  обмена блока решени  дифференциальных уравнений.

   фиг. г

   P

   tf

   L

   фиг

   S3

   «3

   d

   Г

   zt

   35

   J.I IBMBeJ I

   5 Ibw/7 W -.1 I«J / j-ffS I

   Гноне 4 Л от /Ь fnoffoBb

   fpus.5

   пгп

   28

   1

   e i/UCfffH.

   в соотВе- тс/пв. с(1)

   I 1

   mf UBaw/

   ffSpa oinffO

   Ufa4a/io

   шор/ ираве/ uafyftpaSffji vutt/n ffflffeflOftM

   Vff/neepU poBoftue

   {2 )

   fyacfffr

   MaciUTo&oL

   Moatjy fJt/tfeMirfoB

   IBЫ8од I I I

   Iffff ffflol

   aiperffvegaffttinAtet UX Mfffpff

   /fo9eBuT.n.

   ±

   ffHoBfia HAf 30.31 у НАЛ 32

   f/e/n

   Тмшуолизс цил gofforti

   IfffOHoB 10

   (pus.6