SU1283757A1

SU1283757A1 - Управл емый веро тностный двоичный элемент

Info

Publication number: SU1283757A1
Application number: SU853875706A
Authority: SU
Inventors: Юрий Абдулович Альпин; Фарид Ибрагимович Салимов; Вячеслав Михайлович Захаров
Original assignee: Казанский государственный университет им.В.И.Ульянова-Ленина
Priority date: 1985-03-26
Filing date: 1985-03-26
Publication date: 1987-01-15

Abstract

Изобретение относитс к области вычислительной техники и предназначено дл получени случайных двоичных сигналов с заданной веро тностью, Цель изобретени состоит в расширении функциональных возможностей за -счет обеспечени преобразовани управл ющего цифрового кода в веро тность выходного сигнала. Устройство содержит веро тностный преобразователь 1, соединенный с ним первым информационным входом автомат с трем состо ни ми, включающий в себ регистр адреса 2, блок пам ти 3 дл хранени функции переходов автомата, дешифратор 4, элементы И 7, ИЛИ 9 и триггер 8, блок управлени , состо щий из распределител 6 импульсов, элемента И 5, счетчика 10. Второй автомат вл етс управл ющим. Получение сигнала на выходе 13 устройства основано на преобразовании автоматом за п тактов информации, поступающей в каждый такт одновременно по обоим входам регистра адреса. 1 ил. S (Л

Description

а

1

Изобретение относитс к вычислительной технике и может быть использовано дл генерации случайной последовательности двоичных символов с заданной веро тностью по влени при решении задач методом статистического моделировани и дл построени веро тностных вычислительных устройств .

Цель изобретени - расширение класса решаемых задач за счет преобразовани управл ющего кода в веро тность выходного сигнала.

Управл емый веро тностный двоичный элемент содержит первичный источник 1 случайных чисел, регистр 2 адреса, блок 3 пам ти, дешифратор 4, элемент И 5, элемент 6 задержки, элемент И 7, триггер 8, элемент ИЛИ 9, счетчик 10, вход 11 задани веро тностей выходного сигнала, тактовый вход 12 и выход 13.

Устройство работает следующим образом.

Получение единичного сигнала на выходе устройства с заданной веро тностью производитс за К тактов. В тактированный момент времени по входу 11 поступает значение кода, а по входу 12 - синхроимпульс. Запускаетс источник 1 случайных чисел и через интервал времени, определ емый временем элемента 6 задержки , выдаетс импульс считывани через открытый элемент И 7 в блок 3 пам ти. Этот же импульс считывани одновременно поступает в счетчик 10 Из блока пам ти код состо ни S поступает на выход дешифратора 4, при этом состо нию S| соответствует нулевой , потенциал на обоих выходах дешифратора, состо нию 82 - единичный потенциал на выходе дешифратора 4, соединенного с элементом 9 ИЛИ, состо нию Зд - единичный потенциал на выходе дешифратора 4, соединенного с элементами 5 и 9. Состо ни S и S, перевод т триггер 8 в нулевое состо ние, закрыва элемент 7, при этом дальнейший процесс перехода автомата из одного состо ни в другое прекращаетс , что соответствует состо нию поглощени . Через К тактов счетчик 10 выдает импульс переполнени , который открывает элемент И 5 и переводит триггер 8 в начапь837572

ное единичное состо ние. С открытого элемента И 5 на выход 13 поступает единичной сигнал, если автомат находитс в состо нии S,, в против- 5 ном случае (т,е,- в состо ни S и , S-) - нулевой сигнал.

Таким образом, предлагаемое устройство обеспечивает преобразование значений управл ющего цифрового кода , представленного в q-ичной системе (q i 2) , в соответствующее значени веро тностей выходного единичного (или нулевого) сигнала.

10

0

5

0

Claims

5 Формула изобретени

Управл емый веро тностный двоичный элемент, содержащий первый элемент И, элемент ИЛИ, выход которого соединен с единичным входом триггера , единичный выход которого соединен с первым входом второго элемента И, первичный источник случайных чисел, отличающийс тем, что, с целью расширени класса решаемых задач путем преобразовани управл ющего кода в веро тность выходного сигнала, он содержит элемент задержки, регистр адреса, блок пам ти , дешифратор и счетчик, выход переполнени которого соединен с нулевым входом триггера и первым входом первого элемента И, выход которого вл етс выходом управл емого веро тностного двоичного элемента, тактовый вход которого объединен с входом элемента задержки и входом Опрос первичного источника случайных чисел, выход которого соединен с первым информационным входом регистра адреса, второй информационный вход которого вл етс входом задани веро тностей выходного сигнала управл емого веро тностного двоичного элемента, выход регистра адреса соединен с адресным входом блока пам ти, выход которого соединен с входом дешифратора, первый выход которого соединен с первым входом элемента ИЛИ, второй вход которого объединен с вторым входом первого элемента И и подключен ко второму выходу дешифратора, выход элемента задержки соединен со счетным входом счетчика и вторым входом второго элемента И, выход которого соединен со считываю1цим входом блока пам ти.

5

0

5

0

5

ВИНИЛИ

Заказ 7442/47 Тираж 670

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектна , 4

Подписное