SU1348844A1 - Устройство дл обмена информацией между цифровой и аналоговой вычислительными машинами - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при создании аналого-цифровых устройств и систем дл  моделировани  динамических объектов и систем управлени  в реальном масштабе времени. Целью изобретени   вл етс  повышение точности вычислений за счет расширени  диапазона задани  временных сигналов и обеспечени  непрерывного изменени  времен запуска программ цифровой части в процессе решени . Устройство содерлсит блок временного управлени , цифроаналоговый преобразователь, аналого-цифровой преобразователь, комбинационный сумматор , генератор тактовых импульсов, дешифратор, два триггера, два регистра , два элемента сравнени , два элемента НЕ, три счетчика, три элемента задержки, шесть элементов ИЛИ, семь элементов И, семь шинных формирователей . 3 ил. (Л со 00 00 4 4

Description

Ичобретение относитс  к пычисли- тел).1(1Й технике и может быть нсполь- зоппно при создании аналого-цифровых устройств и систем лл  моделировани  динамических объектов и систем управ в реалр ном масштабе времени.

Целью изобретени   вл етс  повышение точности вычислений па счет расширени  диапазона задани  временных сигналов If обеспечени  непрерывного изменпни  премер запуска программ цифровой чаг/ги в процессе решени  .

Н  фиг. 1 б,ч о к -.:.-.; о ,ч иредла1 аемо1-о устройства; на фиг,2 - схема блока време пи;1 |;ч управленгг ; на . 3 - преме П(,|е ,|,иа1-р.:гчг ы работы блока врег-icHHc/j-o упраг .псни ,

УСТРОЙСТ1Ш со; ержит ((tx.u . 1) ni-p вый 1ПИННЫЙ 1)орм11ронатель 1, I Topoii элемент И 2, )атор i, второй 4, третий 5, сед(,мой 6, четвертый 7 шинные формирователи, первый элемент И 8, третий элемент H lll 9, первый регистр 10, п тый элемент 11 11, первый счетчик 12, п тый элемент ИЛИ ГЗ, первый 14 и второй 15 элементы 1И первый элемент 16 сравнени , первь-п элемент Ш1И 17, первый триггер 18, седьмой 19, iiiPCToJi 20, 21 элементы И, пторо л счетчик 22, тре- тиГ) элемент И 2, второй элемент 2ч задержки, г енератор 25 тактовых импульсов , пгрвьц элемент 26 задержки, BTopoi i триггер 27, четвертый элемент И 28, второй 29 и четвертый )0 элементы ИЛИ, 1П1П-1НЫЙ формирователь 31, трети элемент 32 плдсржгл, п тый шинный формирователь 33, ком- бинационш. сумматор 34, BTopijti ре- 1-истр J5, второй элемент 36 сравнени , третиГ счетчик 37, шестой элемент PL UI 8, аналого-цифровой преобразователь (AlUi) 39, цифроапало овый преобразователь 40, блок 41 В15емен- ного управле и , блок 42 пам ти (ЬН) цифровую вычиспительную маи;ину (ЦВМ) 43, аналс.1гоную вычислительную машинл (ЛВМ) 44, и:ину о адреса (ЦВМ), шину 46 данных ЦВМ, шину 47 записи ЦВМ iiiiiiiy 48 чтени  ЦВМ, miniy 49 npepi, ни  ЦВМ, шину Г.О адреса БЦ, шину 51 данных , |пину 52 записи ьИ, шину 53 чтени  1)11.

Блок 41 upe-.ieHHOi o управлени  содержит первы 14 и второй 55 элементы И, три1 |-ер 5h, первый j7 и BTopoji ЗН Ь ЛИ ЧИ, I jivniiy ключей 59, ре1 истр

Ь

60, дешифратор 61, первый 62 и второй 63 компараторы, элемент 6А сравнени , первый 65 и второй 66 элементы НЕ, первьш 67 и второй 68 элементы ПНИ, счетчик 69, первый 70 и второй 71 интеграторы, первый 72 и второй 73 сумматоры.

Цервый интегратор 70 содержит ключ 74, потенциометр 75, операционный усилит едь 76, конденсатор 77.

Второй интегратор 71 содержит ключ 78, потенциоме- р 79, операционный усилитель 80, конденсатор 81.

Первый сумматор 72 содержит оке-- рационный усилитель 82, регистр - Я и 84.

,H сумматор 73 ;ОДйрЖИ ) О112pa;j ,iro;)iibiM усилитель 85, резисторы 8h и 87, гругиту резисторов 88 и группу иотенциол етр(1|| 89.

(лк)чи 57 и 58, группа ключей 59, первг:|й сумматор 72, по,к:ппчены информационными к шииг 90 единичного цотенциача устройства (опорному напр  .м пч)

Ца этапе подгс Тоики 1.-хэдна  за дача раздел етс  из из з-с г;:;,; способов па две частч, одна i. )- рых предн :311.( дл  решении ;;;

вычмс :ительиол

ЬМ)

друга  - на цифровой вь ммпи

-e;i )( Г (ЦВМ) 43.

В (

ходнс й грамм, соотве

О; ; :огдг,, цифрован часть ис- за; ачи разбиваетс  на К про- .чу1.га  iiaM.Md работает в |.:виц с ал1 о:-птмогч; ввод i зкзчен - переменных / (J - 1-М, М К) , расчет текуьгих значений фазовых переменных, вьщача через цифроанало- говый преобразователь расчитанных значений. Св зь между переменными в решаемой задаче осуществл етс  по каналам аналого-цифрового преобра- зовател  (АЦП) 39 и цифроаналогового преобразовател  (ЦАЦ) 40, Пусть в

0

АВМ 44 передаютс  переменные у

.,У„ из ЦВМ 43, а из ПВМ 43 переменные Z , Z ..., z. В ЦВМ 43 вводитс  К программ задачи моделировани  и программа обработки прерываний,под управлением которой происходит обмен информацией между ЦВМ 43 и БП 42, а также прерывание выполн юп .ейс  и вы- g зов очередной программы вычислени  фазовых переменных у (j-1-М).Ячейки БП 2 с 1 по К-ю отвод тс  дл  хранени  результатов цреобразовани  с 1 по К-й канал АЦП 39, следующих, начина  с (К+1)-й по (К+М)-ю отвод тс  дл  хранени  данных, предназначенных дл  выдачи с 1-го по М-й канал ЦАП 40, Таким образом, в регистр 10 необходимо занести конечный адрес К каналов АЦП 39, который одновременно  вл етс  конечным адресом обмена между АЦП 39 и БП 42, а в регистр 35 заноситс  конечный адрес М каналов ЦАП 40. В регистр 60 заноситс  в двоичном коде число вычисл емых фазовых переменных, на К потенциометрах 89 блока 41 временного управлени  выставл ютс  коэффициенты передачи , обеспечивающие врем  интегриL „ , где L - врем .

I. а

ровани  - j равное наибольшему общему делителю

периодов изменени  фазовых переменных . На потенциометре 75 выставл етс  коэффициент передачи, обеспечивающий врем  интегрировани  L.

Величины 7р- L

определ ют длительность времени, отведенного каждой из К программ дл  рещени  в ЦВМ 43.Коэффициенты передачи можно выставл ть по абсолютной величине от О до со ,

ограничивались

в то врем  как в известном устройстве зо мости обмена информации между БП 42

L величины L и - J

разр дностью регистров. Каждой из К программ вычислени  Фазовой переменной дл  решени  в ЦВМ 43 отводитс 

„ L врем , определ емое величиной тгг-- Исключением  вл етс  перва  задача, часть времени обработки которой занимает врем  обмена переменными у.,

35

и Z

Z между ЦВМ

40

43 и БП 42.

Триггер 56 обнулен, обнулен также счетчик 69, в св зи с чем на нулевом выходе дешифратора 61 находитс  сигнал 1, и соответствующий ключ 59 открыт. Опорное напр жение с шины 90 опорного напр жени  поступает на выходы операционных усилителей 82 и 85, ла выходе компараторов 62 и 63 сигнал 1, ключи 74 и 78 открыты.

По единичному сигналу, поступающему с входа Пуск устройства, запускаетс  на работу АВМ 44 и через элемент 26 задержки АЦП 39. Единичный сигнал с входа Пуск, поступа  на единичный вход триггера 27 и нулевой вход триггера 18, устанавливает эти триггеры в состо ни  1 и О соот45

50

55

и ЦВМ 43, нупевой сигнал с первого выхода дешифратора 3, поступа  на вход элемента НЕ 14, вызовет поступление единичного сигнала с его выхода на третий вход элемента И 23 и второй вход элемента И 20, единичньй сигнал с выхода которого поступает на второй вход элемента И 11 и второй вход элемента ИЛИ 9, единичный сигнал с выхода которого поступает на шину 52 Запись БП 42. С приходом разрешающего сигнала с выхода ге нератора 25 на первьш вход элемента И 11 единичный сигнал с его выхода поступает на управл ющие входы шинны формирователей 5 и 6. Таким образом, организуетс  запись информации, поступающей с выхода шинного формировател  6 на шину 51 данных по адресу, поступающему с выхода шинного формировател  5 на адресную шину 50 БП42 Единичный сигнал с выхода элемента 2 задержки поступает на второй вход элемента И 23 и с приходом на первый вход разрешающего сигнала с выхода генератора 25 единичный сигнал с выхода элемента И 23 поступает на счетный вход счетчика 22, увеличива  его содержимое на единицу. После при

ветственно. Единичный сигнал с входа Пуск устройства поступает на первый вход элемента ИЛИ 17, вызыва  поступление единичного сигнала с его выхода на установочный вход счетчика 22, на выходе которого устанавливаетс  адрес аналого-цифрового преобразовани . В АЦП 39 происходит опрос и преобразование непрерывных сигналов, соответствующих переменным z

а

5

0

5

.,., z, поступающих с выхода АВМ 44 на информационный вход АЦП 39, начина  с начального адреса (находитс  в счетчике 22) и по конечный адрес (находитс  в регистре 10). АЦП 39 преобразует аналоговый сигнал в дискретную форму (двоичный код) и с информационного выхода подает его на информационный вход шинного формировател  6, вырабатыва  при этом единичный сигнал на выходе Конец преобразовани , который поступает на вход элемента 24 задержки и первый вход элемента И 20, текущий адрес аналогово-цифрового преобразовани  с выхода счетчика 22 поступает на информационный вход шинного формировател  5. Если при этом нет необходи5

0

5

0

5

и ЦВМ 43, нупевой сигнал с первого выхода дешифратора 3, поступа  на вход элемента НЕ 14, вызовет поступление единичного сигнала с его выхода на третий вход элемента И 23 и второй вход элемента И 20, единичньй сигнал с выхода которого поступает на второй вход элемента И 11 и второй вход элемента ИЛИ 9, единичный сигнал с выхода которого поступает на шину 52 Запись БП 42. С приходом разрешающего сигнала с выхода генератора 25 на первьш вход элемента И 11 единичный сигнал с его выхода поступает на управл ющие входы шинных формирователей 5 и 6. Таким образом, организуетс  запись информации, поступающей с выхода шинного формировател  6 на шину 51 данных по адресу, поступающему с выхода шинного формировател  5 на адресную шину 50 БП42. Единичный сигнал с выхода элемента 24 задержки поступает на второй вход элемента И 23 и с приходом на первый вход разрешающего сигнала с выхода генератора 25 единичный сигнал с выхода элемента И 23 поступает на счетный вход счетчика 22, увеличива  его содержимое на единицу. После приема нового адреса АЦП 39 переходит к преобразованию сигналов, поступающих из АВМ 44. При этом на информационном выходе и выходе Конец пре- образов-ани  вырабатываютс  сигналы нулевого уровн . Таким образом, обеспечиваетс  цикличность работы ЛЦП 39 Наращивание счетчика 22 будет происходить до тех пор, пока его содержи- мое станет равным содержимому регистра 10. В этом случае элемент 16 сравнени  вырабатывает сигнал, который поступает на единичный вход тригтера 18 и второй вход элемента РИИ 17, с выхода которого единичны сигнал поступает на установочный вход счетчика 22, устанавлива  его в начальное состо ние . Единичный сигнал на единичном входе триггера 18 взводит ег о в состо ние 1, и единичный сигнал с его выхода поступает на первый вход элемента И 19, на второй вход которого поступает единичный сигнал с выхода триггера 27. Единичный сигнал с выхода элемента И 19 поступает на второй вход элемента ИЛИ 13, первый вход элемента ИПИ 38 и первые входы элементов ИЛИ 29 и 67. С выходов элементов ИЛИ 13 и 38 единичный сигнал поступает на установочные входы счетчиков 12 и 37, устанавлива  их в начальное состо ние. Единичный сигнал с выхода элемента ИЛИ 29 подаетс  на шину 49 Прерывание ЦВМ 43, при этом ЦВМ 43 передает управление программе прерываний обработки, котора  запускает на выполнение программу вычислени  первой фазовой переменной . Единичный сигнал с выхода триггера 18 поступает на н левой вход триггера 27, сбрасыва  его в состо

 ние О . Кроме того, сигнал с выхода триггера 18 поступает на первые входы элементов И 54 и 55. Нулевой сигнал с выхода триггера 27, поступа  на второй вход элемента И 19, устанавливает на его выходе с 11 иал нулевого уровн . Единичный сигнал, поступа  на первый вход э:1емента ИЛИ 67, проходит на счетный пход счетчика 69 и вход установки в единицу триггера 56. Код единицы поступает со счетчика 69 на первый вход элемента 64 сравнени  и на вход дешифратора 61. На первом выходе из гругпты выходов дешифратора по вл етс  сигнал 1 , а на нулевом выходе из группы выходов - сигнал О. (Соответствующий

ключ 59 закрываетс , -а первый из остальных К ключей 59 открываетс , и опорное напр жение через цепь: первый из К-х ключей 59, потенциометров 89 и резисторов 88, поступает на вход операционного усилител  85, работающего в режиме суммировани . По единичному сигналу с выхода триггера 18 поступающему на первые входы элементов И 54 и 55, сигнал 1 поступает на управл ющие входы ключей 54 и 58 и открывает их. Опорное напр жение через потенциометры 75 и 79 поступает на вход операционных усилителей 76 и 80, работающих в режиме интегрировани . Напр жение на выходах интеграторов 70 и 71 начинает увеличиватьс , и когда напр жение на интеграторе 71 станет равным напр жению на сумматоре 87,сработает компаратор 63. При этом на его выходе по витс  сигнал О. Ключ 78 разомкнетс  и разр дит конденсатор 81, что приведет к по влению на выходе интегратора 71 сигнала О. На выходе компаратора 63 по витс  сигнал 1. Сигнал О через элемент НЕ 66 поступит на второй вход элемента ИЛИ 68, с выхода которого сигнал 1 посту

пит на второй вход элемента ИЛИ 67 и второй вход элемента ИЛИ 29, с выхода которого единичный сигнал поступит на шину 49 Прерывание ЦВМ 43.При этом ЦВМ 43 передает управление программе прерывани , котора  запустит на выполнение программу вычислени  второй фазовой переменной. Единичный сигнал с выхода элемента ИЛИ 67 поступит на

счетный вход счетчика 69 и на его выходе по лзитс  код, увеличенный на единицу. На вход сумматора 87 теперь подаетс  опорное напр жение, на которое поступает через цепь: второй

из К-х ключей 59, потенциометров 89 и езисторов 88. Процесс выработки сигналов прерывани , длительность Mfжду которыми определ етс  коэффи- L

ииентами передачи ь

выставленными на потенциометрах 89, и L, вые-, тавленными на потенциометре 75, повторитс , однако интегратор 71 будет интегрировать каждый раз до такого по величине напр жени , которое подаетс  в данный момент на вход сумматора 87 через следуюиа1й из К-х ключей 59, потенциометров 89 и резисторов 88. Когда будет выбран ключ, номер

1

которого совпадает с номером, набранным на входе регистра 68, и двоичный код которого поступает на второй вход элемента 64 сравнени , на выходе его по витс  единичный сигнал, который установит в О счетчик 69 и триггер 56. Дешифратор 61 по своему нулевом выходу оп ть включит соответствующий ключ 59, а триггер 56, закроет эле- мент И 55. Интегратор 71 переведетс  в исходное положение. Одновременно с этим напр жение на выходе интегратора 70 будет продолжать увеличиватьс , пока не сравн етс  с на- пр жением на выходе сумматора 84. В этот момент сработает компаратор 62, на его выходе по витс  сигнал О, который разомкнет ключ 74 и через элемент И 54 ключ 57. Конденсатор 77 разр дитс , что приведет к по влению на выходе интегратора 70 сигнала О, На выходе компаратора 62 по витс  сигнал 1. Импульс логического О поступает на вход элемента НЕ 65 с выхода которого сигнал 1 через элементы ИЛИ 68 и 67 поступит на счетный вход счетчика 69. Процесс повторитс  сначала.

Диаграммы напр жений, по сн ющие работу блока временного управлени , представлены на фиг. 3.

С выхода элемента ИЛИ 68 единичные сигналы поступают на второй вход элемента ИЛИ 29, вызыва  тем самым программы вычислени  фазовых переменных . После выполнени  программы вычислени  К-й фазовой переменной программа обработки прерываний запустит на выполнение фоновые задачи, выполнение которых будет продолжатьс  до завершени  времени цикла L. После завершени  цикла программа обработки прерываний снова запустит на выполнение первую программу. Каждый раз при запуске первой программы производитс  обмен информацией между ЦВМ 43 и БП 42. При этом на адресной шине 45 ЦВМ 43 по вл етс  первый адрес €П 42, по которому на первом выходе депшфратора 3 вырабатываетс  единичный сигнал, поступающий на управл ющий вход шинного формировател  7, разреша  поступление начального адреса обмена с выхода счетчика 12 на шину 50 адреса БП 42. Единичный сигнал с первого выхода дешифратора 3 поступает на второй вход элемента И 2, на первый вход которого

0 5

о

5

5

«

поступает си1-нал с шины 48 Чтение ЦВМ 43. Единичный сигнал с выхода элемента И 2 поступает на первый вход элемента ИЛИ 30, с выхода которого на шину 53 Чтение БП 42 поступает единичный сигнал. Считанна  из БП 42 информаци  с шины 51 данных поступает на первый информационный вход шинного формировател  1 (на управл ющий вход которого поступает единичный сигнал с выхода элемента И 2) и с выхода шинного формировател  1 поступает на шину 46 данных ЦВМ 43. При обработке поступившей информации ЦВМ 43 снимает с адресной шины 45 адрес БП 42 и на первом выходе дешифратора 3 по вл етс  сигнал нулевого уровн , поступающий на вход элемента НЕ 14, с выхода которого единичный сигнал поступает на счетный вход счетчика 12, наращива  его содержимое на единицу. При по влении на адресной шине 45 ЦВМ 43 первого адреса БП 42 цикл чтени  повтор етс . После чтени  К-й  чейки БП 42 на шине 47 Запись ЦВМ 43 по вл етс  единичный сигнал и ЦВМ 43 переходит к записи результатов решени  задачи, причем на каждом цикле записи в БП 42 ввод тс  все переменные до последней прочитанной. Это означает , что если к L-му циклу записи просчитаны у , у , - , у , то в БП

42будут записаны, начина  с адреса К+1, переменные у, , у, у , у , У Vg , У , из них у , у , у имеют старые значени  (в первом цикле записи все переменные равны начальным услови м). Единичный сигнал с шины 47 Запись ЦВМ 43 поступает на первый вход элемента И 8, на второй вход которого поступает единичный сигнал

с первого выхода дешифратора 3. Еди- ничньш сигнал с выхода элемента И 8 поступает на управл ющий вход шинного формировател  4, разреша  прохождение информации с шины 46 данных ЦВМ 43 на шину 51 данных БП 42 и на второй вход элемента ИЛИ 9, с выхода которого единичный сигнал поступает на шину 52 Запись БП 42. Информаци  на шине 51 данных записываетс  в БП 42 по адресу, выставленному на адресной шине 50. После записи по- сдедней просчитанной переменной ЦВМ

43выставл ет на адресную шину 45 второй адрес БП 42, по которому на втором вьгходе дешифратора 3 выраба ,

тываетс  единичный сиг-нал, поступление которого на первый вход элемента ИЛИ 13 вызовет по вление единич- ног о сигнечла на установочном входе счетчика 12, устанавлива  его в начальное состо ние. После завершени  обмена ЦВМ 43 переходит к оирпботке первой программы, в это врем  с КП 42 может работать АЦП 39. Ь .сли ЛЦП 39 не готов к обмену, с БП 42 может работать ЦАП 40, в этом случае с хода Конец преобра: овани  АЦП 39 сигнал нулевого уровн  поступает на первый вход Н 20, нулевой сигнал с его выхода поступает на вхо, элемента НЕ 15, единичный сигнал с выхода которого поступает на второй вход элемента И 21, на Г1е1эвый вход, поступает единичный сигна. г с выхода элемента НЕ 14 и с приходом на третий вход разрешающего сигнала с выхо да элемента И 28 единичный сигнал с выхода элемента П 21 поступает на уи равл ющие входы шинных формирователей 31 и 33, второй вход элемента 1ШП 30, вход элемента 32 задержки и одновременно единичный сигнал с выхода элемента 21 запускает иА работу ЦАП 40. Начальный адрес цифроа}1алогО вого преобразовател  с В1)1хода счетчика 37 поступает на второй вход сумматора 34, на первый вход которого поступает конечный адрес аналого- цифрово1 о преобразовани . С выхода сумматора 34 начальнр и адрес обмена поступает на информационный вход шинного формировател  33 и с приходом единичного сигнала tia его управл ющий вход адрес поступает на адресную шину 50 ВП 42. С иькода элемента ИЛИ 30 единичный сиг-нал поступает на шину 53 Чтение 1И1 42.

Информаци  с шины 51 дачных поступает на информаци(-1нный вход шинного формировател  31 и с приходом на его управл ющий вход единичного сигнала с выхода элемента И 21 данные БП 42 поступают на информационный вход ПАП 40, на адресный вход KOTopoi o noci-y- пает адрес цифроаналогового преобразовател  с выхода счетчика 37. Единичный сигнал с ныхода элемента 32 задержки, поступа  на счстньл 1 вход счетчика 37, увеличивает его содержимое на единицу. С приходом С Д1-п1ич- ного сигнала с Bi.ixo/ra элемергга И 21 повторитс  1Ц1КЛ 1 И|}- роаналогоного пре- образова})и . Koi ;;a с-пдержимое счет 348844 О

чика 37 будет равно содержимому ре- -истра 35, единичный сигнал с выхода элемента 36 сравнени  поступит на с- второй вход элемента ИЛИ 38. Единичный с выхода элемента ИЛИ 38 поступит на установочный вход счетчика 37 и установит его в начальное состо ние.

10

0

5

5

0

5

Claims (1)

1. Формула изобретени 

   Устройство дл  обмена информацией между цифровой и аналоговой вычисли- тельн(1ми машинами, содержащее блок пам ти, цифроаналоговый преобразователь , аналого-цифровой преобразова- телт), комбинационный сумматор, генератор тактовых импульсов, дешифратор, семь шинных формирователей, три счётчика , два триггера, два регистра, два элемента сравнени , три элемента задержки , восемь элементов И, шесть элементов ИЛИ, два элемента НЕ, причем информационные входы первого и второго регистров  вл ютс  первыми и вторыми входами задани  конечного адреса устройства соответственно, вход первого элемента задержки сое- лчинен с первым входом первого элемента ИЛИ, с нулевым входом первого триггера, с единичным входом второго триггера и  вл етс  входом устройства дл  подключени  к входу запуска аналоговой вычислительной машины , информацион)ый выход первого шинного Формировател  и информационный вход второго шинного формировател   вл ютс  входом и выходом устройства дл  подключени  к информационной шине цифровой вычислительной машины , информационный вход дешифратора  в. шетс  входом устройства дл  подключени  к адресной шине цифровой вычислительной машины, первые входы первого и второго элементов И  вл ютс  входами устройства дл  подключени  к шине записи и шине чтени  цифровой вычислительной машины соответственно у выход второго элемента ИЛИ  вл етс  выходом устройства дл  подключени  к шине прерывани  цифровой вычислительной машины, информационный вход аналого-цифрового преобразовател  и информационный выход Ц1 фроаналогового преобразовател   вл ютс  входом и выходом устройства дл  подключени  к информационным выходу и входу анало1-овой вычислительной машины соответственно, при этом информационные выходы третьего, четвертого и п того шинных формирователей соединены с адресным входом блока пам ти, информационный вход- выход которого соединен с информационными входами первого, шестого шинных формирователей и информационными выходами второго, седьмого шинных формирователей, первый выход дешифратора соединен с вторым входом второго элемента И, управл ющим входом четвертого шинного формировател , входом первого элемента НЕ и вторым входом первого элемента И, выход которого соединен с управл ющим входом второго шинного формировател  и с первым входом третьего элемента ИЛИ, выход которого соединен с входом за- писи блока пам ти, вход чтени  которого соединен с выходом четвертого элемента ИЛИ, первый вход которого соединен с управл ющим входом первого пшнного формировател  и с выходом второго элемента И, второй выход дешифратора соединен с первым входом п того элемента ИЛИ, выход которого соединен с установочным входом первого счетчика, выход которого соединен с информационным входом четвертого шинного формировател , выход генератора тактовых импульсов соединен с первыми входами третьего, четвертого и п того элементов И, выход третьего элемента И соединен с адресным входом аналого-цифрового преобразовател , с первым входом первого элемента сравнени  и с информационным входом третьего шинного формировател , управл ю- щий вход которого соединен с выходом п того элемента И и с управл ющим входом седьмого шинного формировател , информационный вход которого соединен с информационным выходом анало го-цифрового преобразовател , вход запуска которого соединен с выходом первого элемента задержки, выход Конец преобразовани  аналого-цифрового преобразовател  соединен с первым входом шестого элемента И и с входом второго элемента задержки, выход которого соединен с вторым входом третьего элемента И, выход которого соединен со счетным входом второго счетчика, установочный вход которо- ,го соединен с выходом первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента

   0 5 о Q

   5

   сравнени  и с единичным входом г,ер- вого триггера, выход которого соединен с первым входом седьмого элемента И, с вторым входом четвертого элемента И и с нулевым входом второго триггера, выход которого соединен с вторым входом седьмого элемента И, выход которого соединен с вторым входом п того элемента ИЛИ, с первым входом второго элемента ИЛИ и с первым входом шестого элемента ИЛИ, выход которого соединен с установочным входом третьего счетчика, счетный вход которого соединен с выходом третьего элемента задержки, вход которого соединен с вторым входом четвертого элемента ИЛИ, с выходом восьмого элемента И, входом запуска циф- роаналогового преобразовател , управл ющим входом шестого шинного формировател , управл ющим входом п того шинного формировател , информационный вход которого соединен с выходом комбинационного сумматора, первый вход которого соединен с вторым входом первого элемента сравнени  и с выхо- дом первого регистра, выход первого элемента НЕ соединен со счетным входом первого счетчика, третьим входом третье1 о элемента И, первым входом восьмого элемента И и с вторым входом шестого элемента И, выход которого соединен с вторым входом п того элемента И, вторым входом третьего элемента ИЛИ и с входом второго элемента НЕ, выход которого соединен с вторым входом восьмого элемента И, третий вход которого соединен с выходом четвертого элемента И, выход шестого шинного формировател  соединен с информационным входом цифро- аналогового преобразовател , адресный вход которого соединен с вторым входом комбинационного сумматора, с выходом третьего счетчика и с первым входом второго элемента сравнени , второй вход и выход KOToisoro соединены соответственно с выходом второго рех истра и с вторым входом шестого элемента ИЛИ, отличающее- с   тем, что, с целью повьшени  точности вычислений за счет расширени  диапазона задани  временных сигналов и обеспечени  непрерывного изменени  времен запуска программ цифровой части в процессе решени , в него введен блок временно1 о управлени , причем информационный вход регистра блпка

   временного управлени   вл етс  входом задани  числа вычисл емых фазовых переменных устройства, при этом выход пер; ого триггера соединен с разрешающим входом блока временного управлени , выход седьмого элемента И соединен с о счетным входом блока временного управлени , выход блока временного у;|;-атшени  соединен с вторым входом сгиго элемента ИЛИ, причем блок вр .М U1 1ГО управлени  содержит два интегратора, два сумматора, два компаратора , регистр, элемент сравнени , At.iiitibpaTop, счетчик, два элемента Ii4H, ,г,л элемента И, два элемента НЕ, ;р, два ключа, группу ключей, ;Ф1 .тлм первый вход первого элемента И соединен с первым входом второго элемента И и  вл етс  разрешающим пуJ;TOM блока временнох о управлени , ,ir-jMbJi вход первого элемента ИЛИ  вл етс  счетным входом блока временного управлени , выход второго млемоита ИЛИ соединен с вторым вхо- пом первого элемента ИЛИ и  вл етс  ;;м;1одом блока временного управлени , lipii этом в блоке временного управлени  выходы первого интегратор а и пер- ( ii o сумматора соединены соответст- Г лчт о с первым и вторым входами пер- Богй компаратора, выход которого соединен с вторым входом первого элемента И, с управл ющим входом первого интегратора и с входом первого элемента НЕ, выход которого соединен с первым входом второго элемента ИЛИ,

   второй вход которого- с выходом второго элемента НЕ, вход которого соединен с вторым входом вто- рого элемента И, управл ющим входом второго интегратора и с вых.одом второго компаратора, первый и второй входы которого соединены соответственно с выходами второго интегратора и второго сумматора, выходы первого и второго элементов И соединены соответственно с управл ющими входами первого и второго ключей, управл ющие входы ключей группы соединены

   с группой выходов дешифратора, информационный вход которого соединен с первым входом элемента сравнени  и с выходом счетчика, счетный вход которого соединен с выходом первого элчмента ИЛИ и с единичным входом триг- гер.а, нулевой вход которого соединен с установочным входом счетчика и с выходом элемента сравнени , второй вход которого соединен с выходом ре1 истра , выход триггера соединен с третьим входом второго элемента И, выходы первого и второго ключей соединены с информационными входами соответственно первого и второго интеграторов , выходы ключей групп соединены с группой информационных входов второго сумматора, информационные входы первого, второго ключей , к/почей группы и первого

   сумматора подключены к шине единичного потенциала устройства ,

   Г7П

   ,UycK

   nf

   .ie

   Sbix.SZ

   USbix.$5

   и вых. 80

   Состапитель С . Ilec i мил Редакто Е.Копча Техре,ч А.К1;авчукКч ректор А.Обручар

   Закат 4803/49Titna; ь7()i.j,, ык :ui;ВНИЛПИ ; -ч }. )( НПО о коплтет-ч CCX i по де. ; i. :; с ми 11 i i l.l M i м

   1 13033, . , . :- : , .. :.,ч-- с М 11.10. , д. t/ )

   Up ,;зводствеи11о--11

   ч с

   2L

   2L

   2L

   Фиг.2

   iii и,; . ; I ;, i . Ужгород, ул. Проектна , 4