SU1497597A1 - Устройство дл отбора @ дерных частиц - Google Patents
Устройство дл отбора @ дерных частиц Download PDFInfo
- Publication number
- SU1497597A1 SU1497597A1 SU874204511A SU4204511A SU1497597A1 SU 1497597 A1 SU1497597 A1 SU 1497597A1 SU 874204511 A SU874204511 A SU 874204511A SU 4204511 A SU4204511 A SU 4204511A SU 1497597 A1 SU1497597 A1 SU 1497597A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- inputs
- group
- block
- elements
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к области дерной электроники и вычислительной техники. Целью изобретени вл етс увеличение быстродействи и расширение функциональных возможностей устройства путем точного определени количества зарегистрированных дерных частиц, определение координат и выработки сигнала при срабатывании заданной комбинации частиц. Дл этого в устройство введены блок определени координат, блок комбинаторного отбора, а также элементы И и НЕ. В устройстве используетс теори кодов Боуза-Чоудхури, котора базируетс на алгебре Галуа. 4 ил. 5 табл.
Description
Изобретение относитс к дерной электронике и вычислительной технике.
Цель изобретени - увеличение быстродействи и расширение функциональных возможностей устройства путем точного определени количества зарегистрированных дерньк частиц, определение координат и выработки сигнала при срабатывании заданной комбинации частиц.
На фиг.1 приведена структурна схема устройства дл отбора t дерных частиц дл случа , когда величина регистрируемой множественности на фиг.2 - схема блока комбинаторного отбора дерных частиц; на фиг.З - принципиальна схема устройства, когда 2; на фиг.4 - схема универсал-ьного блока дл одновременного умножени и возведени в степень двух элементов в поле Галуа GF(2 ).
Рассмотрим некоторые элементы теории так нaзывae ыx БЧХ-кодов - кодов . Боуза-Чоудхури, котора базируетс на алгебре Галуа.
Как известно, поле Галуа GF(2 ) образуетс над неприводимым полиномом т-й степени, допустим, что т 3.Образующим поле полиномом вл етс X +Х+1. Число ненулевых элементов пол равно 2 -1, т.е. 2 -1-7. Поле Галуа C.F(2) по определению имеет 3 линейно независимых элемента а 100, а 010 и а 001 (младшие разр ды слева). Полага , что а - корень полинома X +Х+1 , можно найти осталь-. ные 4 ненулевых элементов пол , которые представл ют двоичные трех4: О
сд
:о
3149
разр дные слова (циклический код) Следовательно, а а +1 010 (модуль два)
+ 100
по
Поскольку элементы пол образуют конечную мультилликативную группуj,то а а 001 + 010 01 I-, а 111 и а 101; а , 3 а из-за цикличности группы. При образующим поле GF(2) вл ет-- с полином X +Х+1 .
В теории БЧХ-кодов важную роль играет матрица проверочных соотношений Н,. 5 котора имеет вид, приведенный в табл.1 .
Таблица 1 Матрица проверочных соотношений Н,
Работа насто щего устройства базируетс на следующем свойства матрицы L .
Матрица L, размерности txt невырождена , если степенные симметрические функции Sj завис т от t или t + элементов пол , и вырождена, если S; завис т от меньшего, чем t- I различных элементов пол . Таким образом , дл вычислени вьшичины t нужно вычислить определитель Det(L) матрицы LI. Дл частного случа при t 3
25
,к-1
3(К-Л „(K-0(2t-t) 30
о- а d
Примечание. к 1; t - число ошибок, исправл емых кодов; , Si-Sgi-i симметрические функции.
В рассматриваемом случае величина t - число частиц, . зарегистрированных Матрица Н( в общем имеt ко35
в детекторе
ет 2 -1 строк а° ,а ,.. . и
40
лонок. в первой колонке помещаютс элементы пол Галуа GF(2) , во второ колонке - кубы соответствующих элементов первой колонки, в «третьей колонке - элементы в п той степени и ТоД. Матрица Н, играет дво кую роль.. Во-первых;, с помощью этой матрицы получаютс симметрические функции S, ,S , „, .S2 которые несут в себе (если рассматривать теорию кодов , исправл ющих ошибки) информа- цию как о числе ошибок, возникших при передаче кодового следа, так и об их позици х, В данном случае код соответствующий симметрическим функци м , несет в себе данные как о коли честве частиц, так и о б их координатах , что следует из теории кодов, исправл ющих ошибки.
Ь
3
1
Si S .
о
S, S,
5
Дл двоичного случа имеют место слеп
дующие соотношени S S,, S S ; Sg S и т.д.
Значение определителей от первого до 4-го пор дков, вычисленные на ЭВМ приведены в табл,2,
Табл-ица 2
I
Det(L)
На фиг.1 приведена структурна схема устройства дл отбора t дерных частиц дл случа , когда величина регистрируемой множественности t 4. Число входов устройства зависит от величины tn и равно п 2 -1 .
Устройство содержит п входов устройства 1, п усилителей-формирователей 2, t групп схем проверки на четность , в каждой из которых содержитс m схем 3 проверки на четность; t арифметических блоков 4-7; t блоков 8-11 суммировани по модулю два и формировани логических сигналов, t-1 элементов ИЛИ 12-14, t-1 элементов НЕ 15-17, t-1 элементов И 18-20, перва группа из t-1 выходов устройства 21-23, втора группа из t-1 выходов 24-26, блок 27 определени координат дерных частиц, блок 28 комбинаторного отбора дерных частиц , группа выходов (из t выходов по m соединений) 29-32 групп схем проверки на четность, котора также вл етс первой группой входов блока комбинаторного отбора дерных частиц и группой входов блока определени координат дерных частиц, треть группа выходов 33 устройства; выход 34 блока комбинаторного отбора дерных частип; втора группа входов 35 блока комбинаторного отбора дерных частиц; управл ющие входы 36-38 и информационный вход 39 блока 28 и управл ющий вход 40 блока 27. Группа входов 1 устройства подключена к выходам многоканального детектора зар женных частиц, например , к выходам спинтилл ционного годоскопа. Группа усилителей-формирователей 2 вл етс стандартной . .Число входов устрой ства равно п 2 -1, где m - степень неприводимого полинома , над которым образуетс поле Га- луа GF(2 ). Входы устройства пронумерованы в соответствии со степен ми элементов пол Галуа от О до, 2-2. В первом приближении элемент пол Галуа представл ет собой т-разр дное двоичное слово. Выходы усилителей- формирователей подключены к входам четырех групп схем 3 проверки на четность . На Выходах групп схем проверки на четность имеетс четыре (t 4) группы выходов 29-32, по m шин . в каждой группе ( - код синдром с данными как о множественности, так и координатах дерных частиц).
Группа выходов 29-32 подключена к входам арифметических блоков 4-7 и входам блоков 27 и 28. Выходы блоков 4-7 подключены к входам соответствующих сумматоров 8-11 по модулю два и формировани логических сигналов . Выходы блоков 8-11 имеют по одной шине. Сигналы на этих шинах могут принимать значени О или 1. Выход блока 8 подключен к входу элемента ИЛИ 12 и к первому входу элемента И 18. Выход блока 9 подключен к входам элементов ИЛИ 12 и 13 и вхо5
ду элемента И 19 и элемента НЕ 15 и т.д.
На фиг.2 приведена структурна g схема блока комбинаторного отбор а дерных частиц.
Блок содержит двухвходовый мультиплексор 41 и запоминающее устройство 42 с произвольной выборкой (ЗЧПВ).
0 Груцца входов 29-32, образующа первую группу информационных входов блока 28, подключена к выходам схем проверки на четность. На вторую группу информационных входов 35 извне, например из ЭВМ, подаетс код, подобный коду . В зависимости от уровн , подаваемого на вход 36 извне, данные в модуль пам ти 42 блока 28 записываютс по входам 29-32
0 или по входам 35. На вход 37 подаетс сигнал Запись-чтение, а вход 39- используетс дл подачи синхроимпульсов . На вход 38 извне подаетс сигнал записи 1 или о по адресу, задаваемому по входам 35.
На выходе 34 вырабатываетс импульс , с помощью которого определ етс акт срабатывани определенной группы частиц.
Модуль 27 представл ет собой программируемую пам ть, например К 500 РЕ 149, Адресные входы модул подключены к группе шин 29-32. На вход 40 подаетс синхроимпульс, а на выхо5 дах 33 получаютс координаты частиц. Количество шин на выходах 33 рав- н о 2т.
На фиг.З приведена принципиальна схема устройства, когда и .
0 Число входов 43-49 в данном случае равно 2 -1 7.
Устройство содержит семь схем 50-55
проверки на четность, объединенных в две rp nnHj элемент ИЛИ 56, эквива5
0
5
0
5
лентный блоку 8, арифметический блок 57, эквивалентный второму арифметическому блоку 5, который вычисл ет величину 5,5 поскольку величина Sj не претерпевает изменений в блоке 5, то формально можно представить, что
св зи, определ ют е 83 проход т без изменений через блок 57; вторую группу входов 58 арифметического блока, управл юш е входы 59 арифметического бл.ока, cy f aтopы 60-62 по модулю два, эквивалентные блоку 9, схему ИЛИ 63, элемент НЕ 64, элемент И 65, эквивалентные элементам 15 и 18, элемент
ИЛИ 66, эквивалентный первому элементу ИЛИ 12, первую группу выходов 67 и 68 и вторую группу выходов 69.
Св зи между выходами усилителей- формирователей и входами схем проверки на четность выполнены, в соответствии с матрицей проверочных соотношений дл БЧХ-кода.- Дл конкретного Случа , когда число входов п 7 t 2 и га 3 така матрица Н имеет вид
а 43 а 44 а 45
46 .а- а-
47
48
49
2
Строки матрицы Н пронумерованы элементами пол а°,а.,.,а. Пози- единиц в столбцах матрицы Н, представленной в виде двоичных эквивалентов пол Галуа GF(2), определ ет св зи, если выходам усилителей- формирователей соответствует строка матрицы Нл. В первой колонке матрицы содержатс элементы пол GF(2 ) в
(аО
.Во второй колонке содержатс кубы соответствующих им элементов: (а°)
пор дке возрастани их степеней
TN О - а из-за цикличности пол .
(а) а
72. 2
а а а И
т.д
из-за цикличности пол . Кажда колонка содер сит по столбцов. Из фиг.З видно, что дл формировани сигнала S вход схемы 50 соединен с выходами усилителейсформировате- лей 43, 46, 48 и 49 и т.д. 5 стано- св зи и рекурентные соотношени р;л организации св зей при других значени х не предетавл етр возможным , так как алгебра Галуа вл етс модул рной. Однако, если дл других значений m по вышеуказанным правилам построить матрицы БЧХ-кодо, исправл ющих t ошибок, можно однозначно построить схемы св зей между усилител ми-формировател ми и входами схем проверки на четность, на вы- которых формируютс коды синдрома S ,S,,,.. Поскольку определитель первого пор дка содержит всего один член S( , то выходы схем 50-52 проверки на четность не посредствен- но подключены к входам элемента ИЛИ 56, выход которого подключен к входам элемента ИЛИ 66 и элемента
5
0
5
0
5
0
5
0
5
И 65. Кроме того, выходы схем проверки на четность подключены к входам арифметического блока 57. Блоки,которые содержат схемы дл одновременного умножени и возведени в степень двух элементов пол Галуа GF(2 ), известны. Они вьшолн ют такие операции , как АВ , где А и В - два различных пол Галуа, k - степень. На фиг,4 приведен вариант схемы, выполн ющий операцию АВ в поле GF(2 ),
Схема,содержит входы 70 дл подачи первого элемента (за который прин т элемент В), сумматор 71 по модулю два, коммутаторы 72, выходы 73, двухвходовые элементы И 74, коммута- циондое поле 75 задани логических функций и трехвходовые элементы И 76. На входы 58 подаетс второй элемент - элемент А,
В качестве примера рассмотрим выа
числение члена 8,83.
На группу входов 70 подаетс значение S,, на группу входов 58 - значени Зз, а на управл ющие входы 59 подаетс код, соответствующий вычислению А.В , т.е, 001. Аналогично с помощью другой такой схемы вычисл етс - член при управл ющем коде 010 и т.д.
Поскольку необходимо возвести элемент S в куб, то на входы 58 подаетс посто нное значение кода,соответствующего значению единичного элемента ,, т.е. 100. Входы 59 вл ютс управл ющими. Поскольку блок 57 вл етс универсальным, то в зависимости от кода, подаваемого на входы 59 на его выходах формируетс одно из значений и поэтому блок 57 выполн ет функцию возведени элемента S в куб,
Входы блока 57 подключены к первым входам группы сумматоров 60-62 по модулю два, вторые входы которых соединены с выходами схем 53-55 проверки на четность. Выходы сумматоров по модулю два подключены к входам элемента ИЛИ 63, выход которого соединен с входами элемента ИЛИ 66 и элемента НЕ 64, выход которого соединен с входом элемента И 65. Кроме того , выходы схем проверки на четность 50-55 параллельно подключены к входам блоков комбинаторного отбора событий и блока регистрации координат.
YcTpoplfCTBo работает следующим образом . В начале рассмотрим работу
по упрощенной.схеме (фиг.З). Допустим ,что сигналы одновременно поступили от усилителей-формирователей 43 и 49, т.е. . Значение
аб
+ а а
S,v
100 + 101 001 а
.
а +
8,
а° +
111. Тогда detL, S
i V4 . 1 Д
о, и detL2 s4 85 (a) + a f b 101 +111 0. Поскольку 0, TO на выходе элемента ИЛИ 56 формируетс сигнал 1, который поступает на вход элемента ИЛИ 66, где формируетс сигнал t 1. На выходе блока 57 формируетс код 5, а 101 а на выходах сумматоров по модулю дв
формируетс значение s|+
S. aV 0.
3
Sr,- а +
aU
а4
В результате на выходах элемента ИЛИ 63 формируетс сигнал , который поступает на выход 68 как сигнал t5 2. Кроме того, инверсный сигнал н выходе элемента НЕ 64 запрещает прохождение сигнала t 1 через элемент И 65, а на его выходе имеетс нулевой сигнал.
Допустим, что сигналы поступили только на вход 49. Тогда S, а и Далее s (а) (а 8)
S,+ О (модуль два). Это значит, что на выходе 6 формируетс сигнал t 1 и на выходе элемента И 5 по вл етс сигнал t 1, так как на выходе элемента ИЛИ 63 значение сигнала равно нулю. Далее код S(Sj 001 11 поступает на входы блоков 27 и 28. Блок 27 представл ет собой посто нное запоминающее устройство, которое в данном случае выполн ет функции шифратора . В соответствии с теорией кодирова НИН код синдрома S, S j несет в себе информацию об опзибочных позици х, а в данном случае о координатах событий в циклическом коде.
В рассматриваемом случае при п 7 сигналы поступают от датчиков детектора , расположенных на позици х 1 и 7, поэтому в блоке 27 выполн етс преобразование кода 001111 в код Х 1002 и Xj 111 (младший разр д слева). Наприг-iep, микросхема К556РТ5 имеет 9 входов и 8 выходов и поэтому ее можно использовать дл построени блока регистрации координат . При t 2 таблица входов содержит 7 значений, когда t 1 и 2 7-6
21 значений на входах ТТЛЗУ дл t 2. Име такую таблицу
7- 2
ю , а 15
25
20
30 35 - . 40 ( см.таблипу 3) с помощью стандартного устройства - программатора записывают в пам ть соответств К)щее содержимое , задаваемое таблицей входов и выходов при заданных п и t. При этом входные данные рассматриваютс как адреса пам ти.
Блок комбинаторного отбора собы- тий работает следующим образом.
Допустим,что по условию эксперимента необходимо наработать логический сигнал,при условии,что сработали датчики на позици х 1 и 7 или 1 и 2, В этом случае извне или с помощью тумблера на вход 36 подаетс сигнал Тогда элементы мультиплексора 41 открыты по входам 35, на которые от . ЭВМ или тумблерного регистра поступает код 001111 и далее проходит на адресные щины модул 42, который представл ет собой модуль запоминающего з стройства с произвольной выборкой (ЗУПВ). Использование таких модулей в качестве логической матрицы известны. На вход 39 подаетс сигнал 1, на вход 37 - сигнал записи, а на вход 38 - сигнал синхронизации. Тогда по адресу 001111 в модуль пам ти записываетс 1. Аналогично записываетс 1 по адресу а°+ а 111 и a +а 010 т.е. по адресу 110010. Далее на входе 36 устанавливаетс сигнал, что соответствует рабочему режиму. Теперь допустим, что сигналы поступают от 1-го и 7-го датчиков , т.е. на входы 43 и 49, тогда на входах 29 и 30 по вл етс код 001111. На входах 31 и 32 имеютс - в данном случае О.
Таблица 3
Таблица входов и выходов дл программировани блока определени
45
50
55
Поскольку по адресу 0011I1 была предварительно записапа 1, то на выходе 34 по вл етс сигпал 1, Ака- логично сигнал 1 по 1зл етс на этом же выходе при поступлении на входы 29-30 кода 110010. Поскольку.предполагаетс ,что в остальные чейки модул пам ти записаны нули, то при всех
возможных сочетани х сработавших в де-jQ етс определитель 3-го пор дка detL
текторе датчиков и соответственно частиц на выходе модул пам ти 28 налы отсутствуют.
Рассмотрим работу устройства в общем виде (фиг,1).
Допустим, что сигналы по вились оновременно от датчиков (t 3) . Тогда на выходах группы схем проверк на четность формируютс коды, соответствующие симметрическим функци м S., S, 85 и S. Причем, поскольку t 3, то достаточно иметь коды 3-х функций 5;(,5зИ Sj. В соответствии в теорией ВЧХ-кодов в этом кодовом слове (синдроме кода) содерзгситс ин- фopмaци как о количестве сработавших датчиков, .так и об их координа (П
тах. При больших значени х п 2 -1 и относительно небольших-значени х t, количество каналов регистрации на вы ходах схем проверки на четность уменьшаетс до t . Например, при п 1024 и . t 3 t 30. Эта информаци затем анализируетс с помощью арифметических блоков 4-7. Поскольку определитель detL SjjTo блок 4 вл етс тривиальным, а блок 8 пр)ед- сгавл ет собой элемент ИЛИ. Поскольку S т О, то логический сигнал с выхода блока 8 поступает на вход группы элементов ИЛИ 12 и на вход элемента И 8. На входе 21 формирует с сигнал I.
С помощью блоков 5 и 9 вычисл етс определитель второго пор дка
При этом блок 5 по
detL,j S.
и
степень двух элементов GF (2 ) при условии, что
существу выполн ет функцию возведени элемента S в куб, т.е. блок 5 содержит одну схему дл5г множени возведени в пол Галуа на вторую его группу входов подаетс код, соответствующий идентичному элементу. Число шин на выходах блока 5 равно 2т. С помощью блока 9 выполн етс суммирование по модулю два значений s и S. С помощью элемента ИЛИ 63 вырабатываетс логический сигнал соответствующий detL, По
скольку t 3 то detL 0. в соответ- ствии с теоремой о свойстве detL, . Этот сигнал поступает на входы групп элементов ИЛИ 12 и 13, на вход элемента НЕ 5 и на вход элемента И 19. В результате на выходах 21 и 22 по вл етс сигнал и 2,
С помощью блоков 6 и 10 вьгчисл етс определитель 3-го пор дка detL
На входы блока 6 поступают сигналы, соответствующие значени м
3
О,
5
0 5
0
5
0
5
0
5
а на выходах получаютс значени
S. S
Jjj . , число выходных шин равно 4т „ Таким образом блок 6 состоит из четырех независимых схем дл умножени и возведени в степень элементов в поле Галуа GF(2 ; типа члена
АВ „ Например, дл вычислени
S S, на первую группу входов схемы типа АВ подаютс значени S
)
на вторую - Sj5 а на управл ющие входы схемы - код соответствуюпгий вычислению и1 -1енно .вг фажени АВ
т.е.
s,s.
, 1 . V, . Од
Такой код получаетс просто. Дл этого на управл ювдае к онтакты схемы подаютс необходимые уровни 1 и о, например 001, Аналогично с помош,ью другой схемы вычисл етс член и т.д, а на управл ющий вход подаетс код 010 и т.д.
С помощью группы сумматоров по модулю два и элемента I-fflM, на выходе блока 1 О вырабатываетс сигнал ,, который поступает на входы групп элемецтов ИЛИ 12-14, на выходах которых формируютс сигналы -- 1 2 и 3, Сигнал с выхода блока 10 ступает также на входь элемента НЕ 16 и элемента И 20 о Так как t 3, то определитель detL О и на выходе блока 11 сформируетс сигнал, соот- ветствуюшлй логическому нулю, однако элемент И 20 открыт и на его выходе 26 формрфуетс сигнал ,Одновременно код синдрома S pSgjSg-n ST- поступает на вхо,цы блоков 27 и 28 На группе выходов 33 формируютс;; двоичные коды координат сработавших частиц . Число шин на выходах 3 равно mt так как каждому событию соответствует сво координата Xj имеюща m разр дов . Таким образом, блок 27 выполн ет функцию преобразовани циклического mt-разр дного кода в двоичный шt-paзp дный код„ Так j при и t 2 mt 6 о
Введение в арифметические блоки устройств дл одновременного умножени и возведени в степень двух элементов в поле Галуа позвол ет без увеличени электронных схем повысить быстродействие, за счет того, что такие операции, в отличие от известного устройства, выполн ютс не отдельными устройствами и последовательно, а параллельно. Например, в известном устройстве при вычислении 8,85 вна- чале вычисл етс куб элементаS,,а затем произведение . В предлагаемом устройстве эта операци выполн етс за один такт.
За счет введени блоков комбинатор ного отбора и определени координат существенно расшир ютс функциональные возможности устройства. Так как в большинстве экспериментов требуетс определить не только множествен- ность частиц, но и координаты взаимодействи и их комбинаторику. Кроме того, за счет введени группы элементов НЕ и И по вилась возможность регистрировать точную величину множественности , например, , и т.д что существенно расшир ет функциональные возможности устройства. В отличие от известных устройств, используемых дл отбора частиц по множествен- ности, в предлагаемом устройстве входна информаци предварительно сжимаетс до величины N t log п mt . Эта информаци получаетс на выходах группы схем проверки на четность. В результате анализируетс более короткое слово, что приводит к уменьшению времени регистрации множественности и электронного оборудовани .
.
Формул.а изобретени
Устройство дл отбора t дерных частиц, содержащее п усилителей-формирователей , входы которых пронуме- рованы в пор дке возрастани степеней элементов пол Галуа GF(2 ), где п 2 -1, га - целое число, степень неприводимого полинома, над которым образуетс поле Галуа t-1 элементов ИЛИ, t арифметических блоков , t групп .схем проверки на четность , причем Б каждой группе содержитс m схем проверки на четность, t блоков суммировани по модулю два и формировани логических сигналов первую группу из t-1 выходов, причем входы усилителей-формирователей вл ютс выходами многоканального де
тектора дерных частиц, а выходы подключены к входаь групп схем проверки на четность в соответствии с матрице проверочных соотнопгений Боуза-Чоуд- хури (БЧХ-кода), содержащей п строк с номерами а° , а , . . ..а и t колонок ,причем кажда колонка состоит из m столбцов,причем позиции единицы в столбцах задают св зи между вы-, ходами усилителей-формирователей и входами групп схем проверки на четность , так что единипы на определенных позици х а - ,а , . . . ,а первом столбце первой колонки определ ют св зи входов первой схемы проверки на четность ттервой группы с выходами а ,а , ... ,а усилителей-формирователей соответственно, единицы.
содержащиес в определенных позици х а ,а , . . .а
второго столбца пер- вой колонки задают св зи входов второй схемы проверки на четность первой группы с выходами а , а , .. .а усилителей-формирователей соответственно , и т.д., единицы содер-:;ащиес в определенных позици х а°,а ,...а т-го столбца первой колонки определ ют св зи входов т-й схеь5ы проверки на четность первой группы с выходами усилителей-формирователей
о i о - 2
а -, а , . , . а соответственно и т.д., единицы в ri-M столбце t-й колонки на
л 1 GL
ПОЗИЦИЯХ а ,а , . . . ,а задают св зи входов т-й схемы проверки на четность t-й группы с выходами усилителейформирователей а ,а
r) i
,а соот
ветственно , а выходы групп схем проверки на четность, содержащие mt шин и составл ющие t групп выходов из m шин в группе подключены к входам арифметических блоков, так что перва группа выходов подключена к входам всех арифметических блоков, втора группа выходов г.олключена к входам всех арифметических OJUIKOB, исключа первый блок, и т.д., t- группа выходов подключена к РХОДЛМ t-ro арифметического блоки, пыходы лрчф
метических блоком под,к.11 оч1 иы к вхо- 1
дам соответствующих Гигокоп сумматоров по модулю дв;1 и формировани логических сигн;1лоп, Kbixoji первого блока сумматоров по мстдули два и формировани логического си1 нала подключен к входу пер км О плсмеита ИЛИ, вы- .ход второго б. 1ок;1 сумматоров по модулю два и 4 РМ1Ч 1 -1ии логического
сигнала подключен к входам первого и второго элементов ИЛИ и т.д«, а выход t-ro блока сумматоров по модулю два и формировани логического сигна- ла соединен с входами элементов ИЛИ начина с первого по (t-l)-ft и вл етс t-M выходом устройства из первой группы выходов,отличающее с тем, что, с целью увеличе- ни быстродействи и расширени функциональных возможностей путем точного бцределени количества зарегистриро - ванных дерных частиц,, определени координат и выработки сигнала при срабатывании заданной комбинации частиц , в него введены t-1 элементов НЕ, t-J элементов И, блок определени координат дерных частиц, содержащий группу входов, выходы и управл ющий вход, блок комбинаторного отбора дерных частиц, содержащий две группы входов, три управл ющих входа, инфорТ
W
мационный вход и выход, причем выходы цервых t-1 блоков суммировани по модулю два и формировани логических сигналов соединены с первыми входами соответствующих элементов И, вторые входы которых соединены с выходами соответствующих элементов НЕ, входы которых соединены соответственно ,с выходами, начина с второго и по t-й блоков суммировани по модулю два и формировани логических сигналов, выходы группы элементов И вл ютс второй группой из t-1 выходов устройства t групп выходов групп схем проверки на четность подключены к группе входов блока определени координат дерных чдстиц, выходы которого вл ютс третьей группой выходов устройства, и к первой группе входов блока комбинаторного отбора дерных частиц, выход которого вл етс выходом устройства .
Ц)и11
36
39
. f
Claims (2)
- Формул.а изобретенияУстройство для отбора t ядерных частиц, содержащее η усилителей-формирователей, входы которых пронуме- дд рованы в порядке возрастания степеней элементов поля Галуа GF(2tn), где η = 2 -1, ш - целое число, степень неприводимого полинома, над которым образуется поле Галуа t-Ι элементов ИЛИ, t арифметических блоков , t групп .схем проверки на четность, причем в каждой группе содержится ш схем проверки на четность, t блоков суммирования по модулю два и формирования логических сигналов первую группу из t-Ι выходов, причем входы усилителей-формирователей являются выходами многоканального детектора ядерных частип, а выходы подключены к входам групп схем проверки на четность в соответствии с матрицей проверочных соотношений Боуза-Чоудхури (БЧХ-кода), содержащей η строк с номерами a0 , a1 , . . .д2 и t колонок,причем каждая колонка состоит из m столбцов,причем позиции единицы в столбцах задают связи между выходами усилителей-формирователей и входами групп схем проверки на четность, так что единицы на определенных позициях а0 , а1 , . . . , а2’2 в первом столбце первой колонки определяют связи входов первой схемы проверки на четность первой группы с выходал * п О ми а ,а ,...,а усилителей-формирователей соответственно, единицы, содержащиеся в определенных позицио < 2^-2 ях а ,а ,...а второго столбца перовой колонки задают связи входов вто рой схемы проверки на четность пер- 0 4 2 т - 2 вой группы с выходами а ,а , ...а4 усилителей-формирователей соответственно, и т.д., единицы содержащиесяm в определенных позициях a0,a'’,...а2 m-го столбца первой колонки определяют связи входов m-й схемы проверки на четность первой группы с выходами усилителей-формирователей а ,а ,...аг соответственно и т.д., единицы в ю-м столбце t-й колонки на позициях а°,а а‘ задают связи входов m-й схемы проверки на четность t-й группы с выходами чсилителейформирователей а ,а , ...,а соответственно, а выходы групп схем проверки на четность, содержащие mt шин и составляющие t групп выходов из m шин в группе подключены к входам арифметических блоков, так что первая группа выходов подключена к входам всех арифметических блоков, вторая группа выходов подключена к входам всех арифметических блоков, исключая первый блок, и т.п., t-я группа выходов подключена к входам t-ro арифметического блока, выходы арифметических блоком подключены к вхо1 дам соответствующих блоков сумматоров по модулю два и формирования логических сигналов, выход первого блока сумматоров ио модулю два и форми рования логического сигнала подключен к входу верного элемента ИЛИ, выход второго блока сумматоров по модулю два 14 формирования логического1 5 сигнала подключен к входам первого и второго элементов ИЛИ и т.д., а выход t-ro блока сумматоров по модулю два и формирования логического сигнала соединен с входами элементов ИЛИ начиная с первого по (б-1)-й и является t-м выходом устройства из первой группы выходов, отличающееся тем, что, с целью увеличения быстродействия и расширения функциональных возможностей путем точного определения количества зарегистрированных ядерных частиц,, определения координат и выработки сигнала при 15 срабатывании заданной комбинации частиц, в него введены t-Ι элементов НЕ, t—| элементов И, блок определения координат ядерных частиц, содержащий группу входов, выходы и управляющий 20 вход, блок комбинаторного отбора ядерных частиц, содержащий две группы входов, три управляющих входа, инфор мационный вход и выход, причем выходы первых t-Ι блоков суммирования по модулю два и формирования логических сигналов соединены с первыми входами соответствующих элементов И, вторые входы которых соединены с выходами соответствующих элементов НЕ, входы которых соединены, соответственно .с выходами, начиная с второго и по t-й блоков суммирования по модулю два и формирования логических сигналов, выходы группы элементов И являются второй группой из t-Ι выходов устройства, t групп выходов групп схем Проверки на четность подключены к группе входов блока определения координат ядерных частиц, выходы которого являются третьей группой выходов устройства, и к первой группе входов блока комбинаторного отбора ядерных частиц, выход которого является выходом устройства.Г detii »2 .*14 ->3 *з
- 2нч29 30 <,s -зч! _ _ 4m.ζ==φ 10293031 S,'Ss‘S3 ‘τ—Sm36373238 *437 3836 39
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874204511A SU1497597A1 (ru) | 1987-03-04 | 1987-03-04 | Устройство дл отбора @ дерных частиц |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874204511A SU1497597A1 (ru) | 1987-03-04 | 1987-03-04 | Устройство дл отбора @ дерных частиц |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1497597A1 true SU1497597A1 (ru) | 1989-07-30 |
Family
ID=21288686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874204511A SU1497597A1 (ru) | 1987-03-04 | 1987-03-04 | Устройство дл отбора @ дерных частиц |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1497597A1 (ru) |
-
1987
- 1987-03-04 SU SU874204511A patent/SU1497597A1/ru active
Non-Patent Citations (1)
Title |
---|
Басиладзе С.Г. и др. Многовхо- дова мажоритарна схема совпадений большой кратности с цифровым отбо- .ром. - Дубна, 1973, (Препринт ОИЯИ; № 13-7603), Питерсон У., Уэлдон Э. Коды, исправл ющие ошибки. - М.: Мир, 1976, с.513. Авторское свидетельство СССР № 1075829, кл. G 01 Т 1/17,1.984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7577055B2 (en) | Error detection on programmable logic resources | |
US3678469A (en) | Universal cyclic division circuit | |
JP4885422B2 (ja) | ガロア拡大体線形変換器 | |
US4979173A (en) | Burst mode error detection and definition | |
JPS5949618B2 (ja) | 巡回ブロック符号のための直列エンコ−ダ | |
Wang et al. | Linear feedback shift register design using cyclic codes | |
EP0006480B1 (en) | Method and apparatus for generating error locating and parity check bytes | |
JPS5864844A (ja) | 同期検出方式 | |
JPS59151246A (ja) | エンコ−ダ検査装置 | |
JPS6114540B2 (ru) | ||
SU1497597A1 (ru) | Устройство дл отбора @ дерных частиц | |
CN102265349B (zh) | 用于降低电路复杂度的非二进制解码器架构以及控制信号逻辑 | |
US4551838A (en) | Self-testing digital circuits | |
CA1109160A (en) | Verifying circuit operation | |
US5465261A (en) | RAM based architecture for ECC circuits | |
CN102811066A (zh) | 伴随式计算装置及解码器 | |
RU2115231C1 (ru) | Устройство кодирования-декодирования информации | |
JP2619412B2 (ja) | 符号装置および復号装置 | |
US6381195B2 (en) | Circuit, apparatus and method for generating address | |
SU746745A1 (ru) | Запоминающее устройство | |
JP2603243B2 (ja) | 誤り訂正装置 | |
SU1022223A1 (ru) | Запоминающее устройство с автономным контролем | |
SU951406A1 (ru) | Запоминающее устройство с самоконтролем | |
SU849304A1 (ru) | Посто нное запоминающее устройство сКОРРЕКциЕй иНфОРМАции | |
SU733024A1 (ru) | Логическое запоминающее устройство |