SU1490720A1

SU1490720A1 - Устройство коррекции кода

Info

Publication number: SU1490720A1
Application number: SU864144032A
Authority: SU
Inventors: Александр Елисеевич Пыров; Юрий Анатольевич Тимохин; Александр Борисович Стариков
Original assignee: Всесоюзный Научно-Исследовательский Институт Железнодорожного Транспорта
Priority date: 1986-11-10
Filing date: 1986-11-10
Publication date: 1989-06-30

Abstract

Изобретение относитс к технике передачи данных. Цель изобретени - повышение помехозащищенности. Устройство коррекции кода содержит управл емый переключатель 1, анализатор 2 длительности импульсов, триггер 3 начала кодовой серии, триггер 4 записи, эл-ты И 5 и 6, генератор 7 тактовых импульсов, регистр 8 сдвига, мультиплексор 9, реверсивный счетчик 10, эл-ты ИЛИ 11, 16, 17 и 18, анализатор 12 длительности пауз, таймер 13, блок 14 коррекции и анализатор 15 кода. Коррекци кода достигаетс тем, что импульсы и паузы на выходе устройства формируютс по исходно заданным параметрам и в соответствии с расшифрованными информационными значени ми импульсов, хран щимис в регистре 8. Дополнительна защита от ложного срабатывани осуществл етс анализатором 15. 1 ил.

Description

4

;о.

3

Изобри го ие относитс к устройствам железнодорожной автоматики и телемеханики и может быть использовано Б аппаратуре передачи данных, например, в системе обмена информации между станционным приемопередающим устройством и путевыми приемопередающими устройствами.

Цель изобретени - повышение помехозащищенности .

На чертеже приведена структурна схема устройства.

Устройство содержит управл емый переключатель 1, анализатор 2 длительности импульсов, триггер 3 начала кодовой серии, триггер 4 записи , первый 5 и второй 6 элементы И,

генератор 7 тактовых импульсов, регистр 8 сдвига, мультиплексор 9, ре- версивный счетчик 10, первый элемент ИЛИ 11, анализатор 12 длительности . пауз, таймер 13, блок 14 коррекции, анализатор 15 кода, а также второй 16, третий 17 и четвертый 18 эле- менты ИЛИ.

Устройство работает следующим образом ,

В начальный момент времени на пр мом выходе триггера 3 начала ко- довой серии - уровень логического нул , что соответствует безразличному состо нию устройства. При этом методом интегрального приема авализируетс длительность импульсов, при- 5 и соответствует приему нуход щих на вход устройства по линии св зи.

Рассмотрим работу устройства при приходе кодовой серии.

При поступлении импульса по его переднему фронту через инверсный вход управл емого переключател 1 и третий элемент ИШ 17 сигнал логического нул поступает на вход сброса анализатора 2 и разрешает счет. На счетный вход анализатора 2 поступает частота от генератора 7 через первый элемент И 5. Если число сосчитан1йк подр д импульсов (что повышает помехозащищенность при наличии импульсной помехи) достигает некоторого заданного числа N., то считаетс , что пришел первый импульс кодовой серии, и осуществл етс старт схемы. Если это число меньше N, то сброс анализатора 2 происходит по заднему фронту импульса, приход щего по линии св зи. Это обеспечивает защиту о от ложного срабатывани при старте.

90720

В момент запуска при 1щентификации первого импульса кодовой серии сигналом логической единицы на первом с выходе анализатора 2 в триггер 3 начала кодовой серии записываетс единица . Разблокируютс анализатор 12 и таймер 13 .

Таймер 13 осуществл ет задержку 10 формировани устройством выходной информации дл компенсации рассогласовани между скоростью записи в регистр 8 сдвига и скоростью считывани из него, которое образуетс 15 при несовпадении частоты генератора 7 устройства коррекции кода и приемопередающего устройства.

Задержка определ етс по формуле

1

кК

С хср- - 1) + (1 - k),

де С - длительность задержки (в периодах тактового генератора); X - длительность кодовой серии (в периодах);

верхн гранична частота приемопередающего устройства; нижн частота приемопередающего устройства; длительность большой паузы; длительность малой паузы. Во отсчета задержки продолаетс прием входной информации.

Если анализатор 2 досчитьгоает до , то импульс считаетс информаПП

1 k

0

5

0

5

левой посылки, если досчитывает до N, то это соответствует приему единичной посылки, при этом на втором выходе анализатора 2 по вл етс сигнал логической единицы, который поступает на информационных вход регистра 8 сдвига. Запись информации осуществл етс при идентификации малой (разделительной) паузы. Длительность паузы анализирует анализатор 12. После запуска схемы разрешение счета анализатором 12 осутчествл етс при наличии сигнала логического нул на входе устройства через первый элемент ИЛИ 11. Если он досчитывает до заданного числа Nj, то на первом выходе анализатора 12 по вл етс сигнал логической единицы, что соответствует приему малой паузы, зтим определ етс , что наличие сигнала логического нул на входе устройства не вл етс дроблением импульса. По переднему фронту сигнала на первом выходе анапизатора 12 записываетс

единица в тригг ер Д записи и по переднему фронту сигнала на его выходе осуществл етс запись очередного бита информации в регистр 8 сдвига, а содержимое реверсивного счетчика 10 увеличиваетс на единицу. После этого сбра(|ываетс содержимое анализатора 2 управл емый переключатель 1. Сброс содержимого триггера 4 записи осуществл етс после прихода очередного информационного им- ггульса, этим подготавливаетс запись следующего бита ннформахщи. Защита от дроблени обеспечиваетс тем, что при его приходе анализатор 2 не сбрасываетс , и если не будет идентифи- 1щрована мала пауза, то по переднему фронту импульса на входе устройства счет продолжаетс . Реверсивный счетчик 10 управл ет переключением одного из входов мультиплексора 9 на его выход по мере увеличени количества записанных бит информации в регистр 8 сдвига. После отсчета задержки на передачу таймером 13 разрешаетс формирование блоком 14 коррек1Ц1и скорректированной кодовой серии. Коррекци кода достигаетс тем, что импульсы и паузы на выходе устройства формируютс по исходно заданным параметрам и в соответствии с расшифрованными информатдюнными значени ми импульсов, хран 1 Ц1мис в регистре 8 сдвига.

Например, длина единичного импульса по приему - от 32 периодов генератора 7 до 48, а на выходе устройства выдаетс эталонна длительность - 40 периодов тактовой частоты и т.д.

Значение очередного кодируемого бита информации (О или 1) поступает в блок 14 коррекции с выхода мультиплексора 9. После кодировани очередного бита содержимое реверсивного счетчика 10 уменьшаетс на единицу . Блок 14 коррекции работает по заднему фронту тактового импульса, а запись информации в регистр 8 сдвига происходит по его переднему фронту , чтобы разделить моменты записи и начала считывани следующего бита информации во времени. После прихода большой паузы-сигнала окончани кодовой серии, на втором выходе анализатора 12 по вл етс сигнал логической единицы после того, как он досчитывает до N. Этим сигналом запрещаетс счет анализатору 2. После

4907206

око {чани формировани блоком 14 коррекции последнего и шyльca кодоной серии содержимое реверсивного счетчика 10 становитс равным нулю и на его выходе нулевого состо ни по вл етс сигнал логической единицы, что приводит к по влению сигнала логической единицы на выходе второго

10 элемента И 6. разрешающего формирование блоком 14 коррекции сигна.па окончани кодовой серии - большой паузы. После завершени ее формировани сиг- на,пом на первом выходе блока 14 кор15 рекции устройство переводитс в безразличное состо ние (состо ние ожидани ) , сбрасываетс содержимое триггера 3 начала кодовой серии через четвертый элемент ИЛИ 18, ре20 гистр 8 сдвига и реверсивный счетчик 10, После сброса триггера 3 начала кодовой серии сбрасываетс таймер 13 и через первый элемент 1ИИ 11 сбрасьгоаетс анализатор 12, переклю25 чаетс управл еьшш переключатель 1 - схема ожидает прихода первого импульса следующей кодовой серии.

Дополнительна от ложного срабатывани осу1цествл етс анализа30 тором 15 кода.

Если за заданное Т, не приходит определенное количество информационных импульсов или за врег-{ Т не приходит сигнал окончани кодовой серии, то происходит сброс анализатора 2 через третий элемент ИЛИ 17 и триггера 3 начала кодово серии через четвертый элемент lUUl 18, т.е. устройство переводитс в бeзp ; личIюe

35

40

состо ние.

Сброс анализатора 15 кода осуществл етс через второй элемент 1ШИ 16.

Claims

(Формула изобретени

Устройство коррекции кода, содержащее последовательно соединенные генератор тактовых импу.тьсов, первый элемент И и анализатор длительности импульсов, а также анализатор длительности пауз, блок коррекции и элементы ИЛИ и И, о т л и ч а ю - щ е е с тем, что, с целью повышени помехозащищенности, введены

реверсивный счетчик, регистр сдвига, мультиплексор, таймер, элементы Ш1И, триггер начала кодовой серии, триггер записи, анализатор кода, управл емый переключатель, при этом пер

вый информационный вход управл емого переключател объединен с вторым входом первого элемента И и с первым входом первого элемента ИЛИ, второй вход которого объединен с первым входом второго элемента ИЛИ, с входом сброса таймера и подключен к инверсному выходу триггера кодовой серии, а выход первого элемента ИЛИ подключен к входу сброса анализатора длительности пауз, к счетному входу которого подключены пр мой выход генератора тактовых импульсов, счетный вход таймера и первый вход анализатора кода, первый выход анализатора длительности пауз подключен к второму информационному входу управл емого переключател и к первому установочному входу триггера записи, а

второй выход анализатора длительности пауз подключен к первому входу второго элемента И, к первому входу третьего элемента ИЛИ и к второму входу второго элемента ИЛИ, выход ко торого соединен с входом сброса анализатора кода, к второму входу которого подключен выход триггера записи вход записи регистра сдвига и вход сложени реверсивного счетчика, а выход анализатора кода подключен к первому входу четвертого элемента ИЛИ и к второму входу третьего элемента ИЛИ, к третьему входу которого пoдкJПoчeн выход управл емого пере

0

5

5

0

0

ключател , к управл ющему входу которого подключен пр мой выход триггера начала кодовой серии, первый установочный -вход которого соединен с первым выходом анализатора длительности импульсов и с вторым установочным входом триггера записи, к второму установочному входу триггера начала кодовой серии по дключен выход четвертого элемента ИЛИ, к второму входу которого подключены вход сброса регистра сдвига, первый выход блока коррекции и вход сброса реверсивного счетчика, выходы разр дов которого подключены к соответствующим адресным входам мультиплексора, а выход нулевого состо ни реверсивного счетчика подключен к второму входу второго элемента И, к входу вычитани реверсивного счетчика подключен второй выход блока коррекции, третий выход которого вл етс выходом устройства,- к управл ющему входу блока коррекции подключен выход таймера, к второму входу - инверсный выход генератора тактовых импульсов, а к третьему входу - выход мультиплексора, к информационным входам которого подключены соответствующие выходы регистра сдви- г&, к информационному входу которого подключен выход анализатора длительности импульсов, к входу сброса которого подключен выход третьего элемента ИЛИ.