SU1485259A1

SU1485259A1 - Устройство управления обращением к памяти

Info

Publication number: SU1485259A1
Application number: SU874349469A
Authority: SU
Inventors: Viktor S Lupikov
Original assignee: Viktor S Lupikov
Priority date: 1987-11-23
Filing date: 1987-11-23
Publication date: 1989-06-07

Description

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства управления обращением к буферному запоминающему устИзобретение относится к вычислительной технике и может быть использовано в качестве устройства управления обращением к модулям буферной памяти.

Цель изобретения — расширение функциональных возможностей за счет обеспечения возможности одновременного формирования сигналов обращения на запись и чтение данных в случае, если эти операции выполняются в различных модулях буферной памяти.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — временные диаграммы его работы.

Устройство содержит генератор 1 импульсов, триггеры 2 и 3, элементы И 4—9, элементы ИЛИ 10 и 11, одновибраторы 12 и 13, элемент 14 задержки, элемент НЕ 15, вход 16 «Запрос на запись», вход 17 «Запрос на чтение», вход 18 режима, вход 19 установки, выход 20 «Обращение на запись», выход 21 «Обращение на чтение».

роиству, состоящему из нескольких модулей. Цель изобретения состоит в расширении функциональных возможностей устройства путем обеспечения возможности одновременного формирования сигналов обращения на запись и чтение данных в случае, если эти операции выполняются в различных модулях буферной памяти. Поставленная цель достигается тем, что в устройство управления обращением к памяти, содержащее два триггера, два одновибратора, два элемента И, элемент ИЛИ, введены четыре элемента И, элемент ИЛИ, элемент задержки, генератор импульсов, элемент НЕ. Устройство может также найти применение в качестве устройства синхронизации обращения от двух абонентов к общему полю памяти. 2 ил.

Устройство работает следующим образом.

Перед началом работы сигналом низкого уровня по входу 19 установки триггеры 2 и 3 устанавливаются в нулевое состояние.

При высоком уровне сигнала на входе 18 режима, что соответствует состоянию, когда запись и чтение данных производится из одного и того же модуля буферной памяти, обеспечивается поочередное, по мере поступления соответствующих запросов, формирование сигналов обращения к памяти и разнесение во времени исполнение запросов при их одновременном поступлении на входы устройства.

При этом сигналы запросов на запись и. чтение данных поступают на вход 16 «Запрос на запись» и вход 17 «Запрос на чтение». По положительному фронту сигнала запроса на запись данных по входу 16 «Запрос на запись» устанавливается в единичное состояние триггер 2. Если на мо-

1485259

мент прихода положительного импульса генератора 1 импульсов устройство не формирует сигнал обращения на чтение, т. е. на инверсном выходе одновибратора 13 присутствует высокий уровень сигнала, на выходе элемента И 4 появляется сигнал, который проходит через элемент ИЛИ 10 и запускает одновибратор 12. Импульсный сигнал с прямого выхода одновибратора 12 поступает на выход 20 «Обращение на запись», а сигнал нулевого уровня с инверсного выхода одновибратора 12 блокирует на время, равное длительности сигнала одновибратора 12, элемент И 5 и, проходя через элемент И 6, устанавливает в нулевое состояние триггер 2.

Аналогично описанному выше производится обработка запроса от приемника информации. По положительному фронту сигнала запроса на чтение данных по входу 17 «Запрос на чтение» устанавливается в единичное состояние триггер 3. Если на момент прихода положительного импульса с выхода элемента 14 задержки устройство не формирует сигнал обращения на запись, т. е. на инверсном выходе одновибратора 12 присутствует высокий уровень сигнала, на выходе элемента И 5 появляется сигнал, который проходит через элемент ИЛИ 11 и запускает одновибратор 13. Импульсный сигнал с прямого выхода одновибратора 13 поступает на выход 21 устройства, а сигнал нулевого уровня с инверсного выхода одновибратора 13 блокирует на время, равное длительности сигнала одновибратора 13, элемент И 4 и, проходя через элемент И 7, устанавливает в нулевое состояние триггер 3.

При одновременном поступлении сигналов запроса на запись и чтение по входам 16 «Запрос на запись» и 17 «Запрос на чтение» конфликтная ситуация разреша' ется разнесением во времени моментов стробирования элементов И 4 и 5 сигналами с выходов генератора 1 импульсов и элемента 14 задержки соответственно.

При нулевом уровне сигнала на входе 18 режима, что соответствует состоянию, когда запись и чтение данных производится- из различных модулей буферной памяти, устройство обеспечивает независимое формирование сигналов обращения на запись и чтение к буферной памяти непосредственно после прихода соответствующих запросов по входам 16 «Запрос на запись» и 17 «Запрос на чтение». При этом нулевой уровень сигнала на входе 18 режима, поступая на информационные входы триггеров 2 и 3, удерживает их в нулевом состоянии. Высокий уровень сигнала на выходе элемента НЕ 15 разрешает прохождение сигналов запросов на запись с входа 16 «Запрос на запись» и чтение с входа 17 «Запрос на чтение» через элементы И 9, ИЛИ 10

и элементы И 8, ИЛИ 11 на выходы одновибраторов 12 и 13 соответственно. После чего одновибраторы 12 и 13 формируют на своих выходах, а следовательно, на выходах 20 «Обращение на запись» и 21 «Обращение на чтение» сигналы обращения к буферной памяти на запись и чтение данных соответственно.

Длительность сигналов, формируемых одновибраторами 12 и 13, равна требуемым временам выполнения буферным запоминающим устройством операций записи и чтения данных соответственно.

Величина задержки сигнала на элементе 14 задержки должна быть равна сумме длительности сигнала, формируемого генератором 1 импульсов, и времен задержки распространения сигнала на элементах И 4, ИЛИ 10 и одновибратора 12 (И 5, ИЛИ 11 и одновибратора 13).

Технико-экономические преимущества предлагаемого устройства управления обращением к буферной памяти, выполненной по модульному принципу, заключаются в его более широких функциональных возможностях, что, в свою очередь, позволит повысить скорость удовлетворения запросов к буферной памяти.

Claims

Формула изобретения

Устройство управления обращением к памяти, содержащее первый и второй триггеры, входы синхронизации которых являются соответственно входом «Запрос на запись» и входом «Запрос на чтение» устройства, первый и второй одновибраторы, выходы которых являются соответственно выходом «Обращение на запись» и выходом «Обращение на чтение» устройства, выход первого триггера соединен с первым входом первого элемента И, выход второго триггера соединен с первым входом второго элемента И, и первый элемент ИЛИ, отличающееся тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности одновременного формирования сигналов обращения на запись и чтение данных в случае, если эти операции выполняются в различных модулях буферной памяти, в него введены с третьего по шестой элементы И, второй элемент ИЛИ, элемент задержки, элемент НЕ и генератор импульсов, выход которого соединен с вторым входом первого элемента И и через элемент задержки — с вторым входом второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом второго одновибратора, инверсный выход которого соединен с первым входом третьего элемента И и с третьим входом первого элемента И, выход которого соединен с пер5

1485259

6

вым входом первого элемента ИЛИ, выход которого соединен с входом первого одновибратора, инверсный выход которого соединен с третьим входом второго элемента И и с первым входом четвертого элемен- 5 та И, выход которого соединен с входом сброса первого триггера, второй вход четвертого элемента И является входом начальной установки устройства и соединен с вторым входом третьего элемента И, выход которого соединен с входом сброса второго триггера, вход «Запрос на запись» устройства соединен с первым входом пятого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, вход режима устройства через элемент НЕ соединен с вторым входом пятого элемента И и с первым входом шестого элемента И, выход которого соединен с вторым _ входом второго элемента ИЛИ, вход «Запрос на чтение» устройства соединен с вторым входом шестого элемента И.

Физ.1

1485259

выход блоха 1

п_п_π

выход π блока Л —^{1 1}

п_п_π

п.....п_

вход 16 г~|

вход п_п.

Выход | I

блока? выход I

блока 3

выход _|

блоха 12 выход

блока 13вход 16_П_

л_п

I_I !_

_! Л_I-ь

-1

Фи г. г