SU1481127A1

SU1481127A1 - Устройство автоматической локомотивной сигнализации

Info

Publication number: SU1481127A1
Application number: SU874272361A
Authority: SU
Inventors: Владимир Иванович Соколов; Владимир Николаевич Коваленко
Original assignee: Уральский электромеханический институт инженеров железнодорожного транспорта им.Я.М.Свердлова
Priority date: 1987-06-30
Filing date: 1987-06-30
Publication date: 1989-05-23

Abstract

Изобретение относитс к железнодорожной автоматике и телемеханике ,в частности, к устройствам приема информации о состо нии путевых сигналов. Цель изобретени - повышение надежности. Устройство содержит приемник 1 кодовых сигналов, распределитель 2 импульсов, блок 3 установки исходного состо ни , блоки 4,5 и 6 оперативной пам ти, счетчик 7 импульсов, генератор 18 импульсов оперативной пам ти, блоки 21, 22 и 23 сравнени импульсов, триггеры 31 и 33, блоки 37, 38 индикации. При приеме кодовых импульсов из рельсовой цепи на выходах распределител 2 импульсов по вл ютс сигналы, поступающие на адресные входы блоков 4,5 и 6 оперативной пам ти. Код, записанный в блоке 4,5 или 6 оперативной пам ти, сравниваетс с кодом, записанным в счетчике 7 импульсов в текущем цикле. При совпадении кодов информаци фиксируетс триггерами 31 и 33 и поступает на блоки 37 и 38 индикации. В длинном интервале кода распределитель 2 импульсов приходит в исходное состо ние. 1 ил.

Description

114

Изобретение относитс к железнодорожной автоматике и телемеханике, Ј частности к устройствам приема информации о состо нии путевых сиг- налов.

Цель изобретени - повышение надежности .

На чертеже представлена функциональна схема устройства локомотив- 1бй сигнализации.

Устройство содержит блок приема

1распределени кодовых импульсов, зключающий приемник. 1 кодовых сигнаЬов ,распределитель 2 импульсов и рлок 3 установки исходного состо ни . Блоки 4, 5 и 6 оперативной пам - и, подключенные входами данных к выходам счетчика 7 импульсов, адресными входами к выходам распределител

2импульсов, а входом записи к выходам соответствующих элементов И 8-10, первые входы которых соединены с выходами счетчика 11 кодовых циклов , а вторые - с выходом элемента 12 задержки. Элемент ИЛИ 13 соединен двум входами с первым и вторым вы- ходами распределител 2 импульсов

через формирователи 14 и 15 импульсов . Элемент ИЛИ 16 соединен двум входами с третьим и четвертым выходами распределител 2 импульсов через формирователи 17 и 18 импульсов. Элемент ИЛИ 19 подключен входами к выходам элементов ИЛИ 13 и 16, а выходом - к входу элемента 12 задержки .

Кроме .того, устройство содержит элемент 20 задержки, включенный между выходом формировател 14 импуль- сов, подключенного к первому выходу распределител 2 импульсов, и одним входом счетчика 7 импульсов, другой вход которого подключен к выходу формировател 18, первый, второй и третий блоки 21-23 сравнени , входы которых подключены к выходам соответствующих блоков 4-6 оперативной пам ти и к выходам счетчика 7 импульсов , элементы И 24-26, подключенные одними и другими входами к выходам соответствующих блоков 21-23 сравнени и к выходу элемента ИЛИ 13. Элементы И 27-29 подключены входами к выходам соответствующих блоков 21-23 сравнени и к выходу элемента ИЛИ 16. Элемент ИЛИ 30 соединен с выходами элементов И 24-26 и с одним входом триггера 31. Элемент ИЛИ 32

5

11

г

5 0

0 5

40 5 0 55

272

соединен с выходами элементов И 27-29 и с одним входом триггера 33. Формирователь 34 импульсов подключен к выходу блока 3 установки исходного состо ни и входу формировател 35 импульсов и к вторым входам триггеров 31 и 33. Устройство включает также дешифратор 36, информационные входы которого, стробирующий вход и выходы подключены к выходам триггеров 31 и 33, к выходу формировател 35 импульсов и к входам блоков 37 и 38 индикации.

Устройство работает следующим образом.

Приемник 1 кодовых сигналов принимает импульсы переменного тока числового кода из рельсовой цепи и преобразует их в импульсы посто нного тока, которые поступают в распределитель 2 импульсов, например двухтактный сдвигающий регистр. При поступлении первого кодового импульса на первом выходе распределител 2 по вл етс сигнал, при окончании первого кодового импульса сигнал по вл етс на втором выходе распределител 2. Аналогичным образом по вл ютс сигналы на третьем и четвертом выходах распределител 2 в случае приема второго кодового импульса. К концу кодового цикла, примерно в середине длинного интервала, блок 3 установки исходного состо ни вырабатывает импульс, который заканчиваетс с наступлением первого импульса следующего цикла, приводит элементы распределител 2 в исходное состо ние.

Сигнал, по вившийс на первом выходе распределител 2, воздействует на счетчик 11 кодовых циклов, ввиду чего открываетс , например, элемент И 8. При этом на адресные входы блоков 4-6 оперативной пам ти поступает код 0001,ввиду чего на выходах каждого из указанных устройств, наход щихс в режиме считывани , по вл етс код числа, записанного в чейку, т.е. длительность предыдущих циклов. Этот код с выходов блоков 4-6 оперативной пам ти поступает на одни входы соответствующих блоков 21-24 сравнени , на другие входы которых подаетс код числа, записанного к этому моменту в счетчик 7 импульсов, т.е. длительность только что закончившегос цикла. Если разница чисел, поданных на одни и другие входы како314

го-либо из блоков 21, 22 или 23 сравнени , не превышает, например, единицы разр да, то на выходе упом нутого блока сравнени по вл етс сигнал, от- крывающий один из элементов И 24-26. Вместе с этим под действием сигнала, по вившегос на первом выходе распределител 2, формирователь 14 импульсов вырабатывает короткий импульс, ко- торый через элемент ИЛИ 13, один из первых элементов И 24, 25 или 26 и элемент ИЛИ 30 поступает на один вход .триггера 31, который взводитс . Через некоторое врем , определ емое эле- ментом 12 задержки, импульс с выхода элемента ИЛИ 13 через элемент ИЛИ 19 и элемент 12 задержки поступает на вторые входы элементов И 8-10. Так как на одном из выходов счетчика 11 кодовых циклов действует единичный сигнал, то элемент И 8 открыт, ввиду чего на вход записи блока 4 оперативной пам ти поступает сигнал, разрешающий запись в чейку с адре- сом 0001. При этом в указанную чейку заноситс число, записанное в счетчике 7 импульсов, т.е. длительность закончившегос цикла. Затем через некоторое врем , определ емое элементом 20 задержки, происходит сброс счетчика 7 импульсов, который вновь начинает заполн тьс счетными импульсами, поступающими из формировател 18 импульсов. Аналогичным образом происходит прием импульсов и интервалов всего принимаемого кода.

.В длинном интервале, примерно в середине, блок 3 установки исходного состо ни вырабатывает импульс, под действием которого элементы распределител 2 приход т в исходное состо ние . При этом формирователь 35 импульсов по фронту вырабатывает короткой импульс, который поступает на стробирующий вход дешифратора 36, ввиду чего на одном из его выходов возникает короткий импульс, возбуждающий блок 37 индикации (в случае приема кода ЮК) или блок 38 индикации (в случае приема кода Ж). В момент окончани импульса на выходе блока 3 формирователь 34 вырабатывает импульс , который сбрасывает триггеры 31 и 33. С поступлением первого кодового импульса следующего цикла элемент И 8 закрываетс , а элемент И 9 открываетс , чем осуществл етс

7

подготовка записи в блок 5 оперативной пам ти.

В случае смены кодового сигнала во врем приема первого нового кодового цикла происходит запись его временных параметров в один из блоков 4, 5 или 6 оперативной пам ти, в это врем воздействи на триггеры 31 и 33 не оказываетс , так как временные параметры нового кодового цикла отличаютс от параметров ранее принимаемых. Однако возбуждение соответствующего блока индикации сохранитс , так как емкость его накопительного конденсатора достаточна дл обеспечени работы канала в течение трех кодовых циклов. При приеме второго нового цикла, в случае совпадени его временных параметров с достаточной точностью с параметрами предыдущего, происходит возбуждение соответствующих триггеров 31 и 34 и блоков 37 и 38 индикации, причем ранее возбужденный канал сбрасываетс по цепи взаимной блокировки (св зи не указаны).

Claims

Формула изобретени

Устройство автоматической локомотивной сигнализации, содержащее установленные на локомотиве блок приема и распределени кодовых импульсов, дешифратор, к выходам которого подключены блоки индикации, генератор импульсов, триггеры и элементы И, отличающеес тем, что, с целью повышени надежности, оно снабжено блоками оперативной пам ти, адресные входы которых подключены к выходам блока приема и распределени кодовых импульсов, счетчиком импульсов , блоками сравнени , первые входы

которых соединены с выходами блоков оперативной пам ти, информационные входы которых и вторые входы блоков сравнени подключены к первому выходу счетчика импульсов, счетный вход которого соединен с выходом генератора импульсов, элементами ИЛИ, формировател ми импульсов, элементами задерки и счетчиком кодовых циклов, вход которого подключен к первому выходу блока приема и распределени кодовых импульсов, а выходы соединены с первыми входами соответственно первого , второго и третьего элементов , выходы которых подключены к управ514

л ющим входам соответственно первого, второго и третьего блоков оперативной пам ти, причем первый и второй выходы блока приема и распределени кодовых импульсов через первый и второй формирователи импульсов подключены к входам первого элемента ИЛИ, а третий и четвертый выходы через третий и четвертый формирователи импульсов подключены к входам второго элемента ИЛИ, выход которого подключен к первому входу третьего элемента ИЛИ и к первым входам четвертого , п того и шестого элементов И, выходы которых соединены с входами четвертого элемента ИЛИ, выход которого подключен к первому входу первого триггера, выход которого соединен с первым входом дешифратора, второй вход которого подключен к выходу второго триггера, первый вход которого соединен с выходом п того элемента ИЛИ, к входам кото276

рого подключены выходы седьмого, восьмого и дев того элементов И, первые входы которых и второй вход третьего элемента ИЛИ соединены с выходом первого элемента ИЛИ, а выхо третьего элемента ИЛИ через элемент задержки подключен к вторым входам первого, второго и третьего элементов И, причем третий вход дешифратора и вторые входы первого и второго триггеров соответственно через п тый и шестой формирователи импульсов подключены к п тому выходу блока при , ема и распределени кодовых импульсов , при этом вход сброса счетчика импульсов через элемент задержки соединен с выходом первого формировател импульсов, а выходы первого , второго и третьего блоков сравнени подключены к вторым входам соответственно четвертого и седьмого, п того и восьмого, шестого и дев того элементов И.