SU146604A1 - Устройство умножени - Google Patents
Устройство умножениInfo
- Publication number
- SU146604A1 SU146604A1 SU727229A SU727229A SU146604A1 SU 146604 A1 SU146604 A1 SU 146604A1 SU 727229 A SU727229 A SU 727229A SU 727229 A SU727229 A SU 727229A SU 146604 A1 SU146604 A1 SU 146604A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- multiplier
- trigger
- register
- state
- multiplication
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Известны устройства умножени , реализующие сокращенный способ умножени , состо щий в прибавлении множимого дл множителей «О до «5 и вычитании дл множителей от «6 до «9, содержащие регистры , триггеры, логические собирательные схемы и схемы совпадени .
Предлагаемое устройство умножени отличаетс тем, что дл упрощени в нем применены два одноразр дных дес тичных счетчика, соединенные через вентили с устройством управлени и соответственно с пр мым и инверсным выходами триггера. Вход последнего подключен к соответствующему разр ду регистра множител , а выходы счетчиков через собирательную схему соединены со входом сброса триггера, служащего дл разрешени передачи множимого в накапливающий регистр .
На чертеже изображена функциональна схема описываемого устройства умножени .
В исходном состо нии устройства одноразр дные дес тичные счетчики 1 и 2 установлены в «О и «9 положени соответственно. Триггеры 3, 4, 5 и 6 наход тс в «О состо нии. Необходимые дл работы устройства управл ющие импульсы М, 2А, 13А, 14А, 15А и серии импульсов и ЗВ-гЛВ в каждом цикле вырабатываютс устройством 7 управлени . Номера этих импульсов указывают последовательность их во времени; частота следовани импульсов А и В одинакова, но импульсы В отстают по фазе на половину периода от импульсов А.
Импульс начала операции умножени поступает из устройства 7 управлени на схему 8 совладени и переводит триггер 5 в состо ние «1. Этим начинаетс первый цикл умножени , вл ющийс вспомогательным , во врем которого первый разр д множител из регистра 9 множител переписываетс в счетчики / и 2. Дл этого через схему 10 совпадени на регистр 9 множител поступают дес ть считываю№ 146604-2щих импульсов. Импульс на выходе регистра 9 переводит триггер 4 в состо ние «1. Следовательно, кажда цифра младшего разр да множител К будет записана в счетчик / как (9-К), а в счетчик 2 (К.-1).
Счетчик 1 выдает сигнал на схему 11 совпадени о записанной в него цифре меньше четырех. Одновременно, имнульс через схему // совпадени переводит в состо ние «1 триггер 6 (состо ние «О триггера 6 указывает на цикл сложени ; состо ние «1 на цикл вычитани ). Импульсом 14А переводитс в состо ние «1 триггер 5, что означает начало основного цикла и вл етс командой «запись в накапливающий регистр 12, Б который во врем основных циклов переписываетс множимое из регистра 13 множимого через устройство 14 сдвига.
Импульс на выходе собирательной схемы 15 переводит устройство в режим вспомогательного цикла, так как этот импульс переводит триггер 5 в состо ние сигнал триггера 5 устанавливает счетчик 16 сдвига разр дов множимого на следующее положение и переводит в состо ние «О триггер 4. Импульс 2А через схемы 17 и 18 совпадени устанавливает в исходное положение счетчики 1 и 2, что означает перенос единицы в старший разр д множител при циклах вычитани .
Во врем второго вспомогательного цикла считываетс следующий разр д регистра 9 .множител . Последний цикл умножени дает команду в счетчик 16 сдвига разр дов, импульс на выходе которого сообщает в устройство 7 управлени , что операци умножени закончена. Устройство управлени переводит триггер 5 в исходное состо ние.
Описываемое устройство умножени позвол ет сравнительно простыми средствами реализовать способ ускоренного умножени , что обусловливает полезность его использовани в вычислительной технике.
Предметизобретени
Устройство умножени , реализующее сокращенный способ умножени , состо щий в прибавлении множимого дл множителей от «О до «5 и вычитании дл множителей от «6 до «9, содержащее регистры, триггеры, логические собирательные схемы и схемы совпадени , отличающиес тем, что, с целью упрощени , в нем применены два одноразр дных дес тичных счетчика, соединенные через вентили с устройством управлени и соответственно е пр мым и инверсным выходами триггера, вход которого подключен к соответствующему разр ду регистра множител , а выходы счетчиков через собирательную схему соединены со входом сброса триггера, служащего дл разрешени передачи множимого в накапливающий регистр.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU727229A SU146604A1 (ru) | 1961-04-20 | 1961-04-20 | Устройство умножени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU727229A SU146604A1 (ru) | 1961-04-20 | 1961-04-20 | Устройство умножени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU146604A1 true SU146604A1 (ru) | 1961-11-30 |
Family
ID=48302055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU727229A SU146604A1 (ru) | 1961-04-20 | 1961-04-20 | Устройство умножени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU146604A1 (ru) |
-
1961
- 1961-04-20 SU SU727229A patent/SU146604A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2700503A (en) | Electronic binary multiplying computer | |
SU146604A1 (ru) | Устройство умножени | |
GB1370981A (en) | Digital electric calculator | |
GB765704A (en) | Improvements in or relating to electric multiplying devices and to electric adder circuits | |
GB1206701A (en) | Shift registers | |
SU150441A1 (ru) | Устройство дл осуществлени сдвига кода в дес тичном счетном регистре | |
SU744568A2 (ru) | Параллельный накапливающий сумматор | |
SU491946A1 (ru) | Устройство дл извлечени корн -ой степени | |
SU407312A1 (ru) | Приоритетное устройство для выполняемых | |
SU771669A1 (ru) | Устройство дл умножени | |
SU1444815A1 (ru) | Устройство дл реализации быстрого преобразовани Хартли | |
SU575645A2 (ru) | Устройство дл срвнени следующих друг за другом чисел | |
SU746507A1 (ru) | Арифметическое устройство | |
SU940165A1 (ru) | Устройство дл функционального преобразовани упор доченного массива чисел | |
SU432490A1 (ru) | Устройство для определения максимального числа из ряда чисел | |
SU482741A1 (ru) | Устройство дл умножени двоичных чисел | |
SU943710A1 (ru) | Накапливающий сумматор с запоминанием переноса | |
SU433474A1 (ru) | Устройство для преобразования кодов | |
SU435523A1 (ru) | Устройство вычитания | |
SU362490A1 (ru) | Реверсивный счетчик | |
SU437225A1 (ru) | Триггерное устройство | |
SU690474A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU393742A1 (ru) | УСТРОЙСТВО дл ПРОСТРАНСТВЕННО-ВРЕМЕННОГО СЕЙСМИЧЕСКОГО АНАЛИЗА | |
SU608157A1 (ru) | Устройство дл умножени | |
SU1681309A1 (ru) | Устройство дл вычислени линейной свертки |