SU1465978A1 - Устройство дл вычитани и добавлени импульсов - Google Patents

Устройство дл вычитани и добавлени импульсов Download PDF

Info

Publication number
SU1465978A1
SU1465978A1 SU864094699A SU4094699A SU1465978A1 SU 1465978 A1 SU1465978 A1 SU 1465978A1 SU 864094699 A SU864094699 A SU 864094699A SU 4094699 A SU4094699 A SU 4094699A SU 1465978 A1 SU1465978 A1 SU 1465978A1
Authority
SU
USSR - Soviet Union
Prior art keywords
pulses
pulse
input
inputs
elements
Prior art date
Application number
SU864094699A
Other languages
English (en)
Inventor
Юрий Андреевич Берюляев
Нелли Андреевна Задорина
Валерий Федорович Кузнецов
Николай Ильич Радионов
Original Assignee
Всесоюзный Научно-Исследовательский,Проектно-Конструкторский И Технологический Институт Источников Тока
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Всесоюзный Научно-Исследовательский,Проектно-Конструкторский И Технологический Институт Источников Тока filed Critical Всесоюзный Научно-Исследовательский,Проектно-Конструкторский И Технологический Институт Источников Тока
Priority to SU864094699A priority Critical patent/SU1465978A1/ru
Application granted granted Critical
Publication of SU1465978A1 publication Critical patent/SU1465978A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к электротехнике , в частности к технике управлени , например электроприводам, и может быть использовано дл  фазовой и частотной коррекции сигналов, сформированных на основе импульсной последовательности. Цель изобретени - / расширение области применени  - достигаетс  путем обеспечени  посто нства быстродействи , коррекции, не завис пего от частоты следовани  опорных импульсов. Устройство содержит блок 1 - распределитель импульсов , блоки 2 , 3 и 4 - формирователи одиночных импульсов, Щ1фровые ки 5 и 6 с кодовым выходом, цифровой компаратор 7, элементы 2И 8 - 12, элеиент 2ИЛИ 13, шины 14-17 ввода соответственно тактовых импульсов, импульсов опорной частоты, импульсов коррекции добавлени , импульсов коррекции вычитани . Каждьй блок формировани  состоит из Т-триггера 18, D-триггера 19 и элемента 2И-НЕ 20. В устройстве обеспечиваетс  срабатывание счетчиков по заднему фронту импульсов, что исключает переблокировку элементов 2И 8, 9 и 10 и повышает функциональную надежность устройства. 2 ил. О) с Ж /Л 4 о: ел 00

Description

Изобретение относитс  к электро- технике, в частности к технике управлени , например электроприводом, и может быть использовано дл  фазовой и частотной коррек1ши сигналов, сфор- мированных на основе импульсной пос- ледоват(шьности.
Цель изобретени  расширение области применени  устройства путем- обеспечени  посто нного быстродействи  коррекции, не завис щего от частоты следовани  опорных импульсов.
На фиг, 1 изображена блок-схема предлагаемого устройствс1; на фиг, 2-
временные диаграммы, по сн ющие
работу устройства.
Устройство содержит распределитель 1 импульсов, формирователи 2-4 одиночных импульсов, цифровые счетчики 5 и 6с кодовым ВЬПСОДОМ, Щ(фрО
вой компаратор .7, элементы 2И 8 - 12 элемент 2ИЛИ 13, шину 14 ввода тактовых импульсов , шину 15 ввода импульсов опорной частоты, I шину 16 в:во да импульсов коррекции добавлени  (перва  шина) и шину 17 ввода им- рульсов коррекции вычитани  (втора  шина). Каждый формирователь одиночных импульсов состоит из Т-триггера 18, D-триггера 19 и элемента 2И--НЕ 20 (в качестве Т-триггера рационально использовать В-триггер, в котором D-вход закорочен с его ик:версньи 1 выходом ) .
I Вход распределител  t импульсов :соединен с пмной 14 ввода тактовых ; импульсов, а один из его вькодов подключен к синхровходу формировател
2 и к одним из входов элементов 2й 9 и 10. Аналогично, другой выход распределител  1 импульсов подкпючен к синхровходам фop иpoвaтeлeй 3 и к одному из выходов эл мента 2И 8. Входы управлени  формирователей 2-4  вл ютс  входами устройства и соответственно имеют общую точку с шинами 15-17 ввода, а выходы формирователей соответственно поданы на входы элементов 2И 8 - 10, Выходы элементов 2И 9 и 10 соединены с тактовыми входами счетчиков 6 и 5 импульсов , кодовые выходы которых поразр дно поданы на соответствующие ходы компаратора 7, инверсный и
пр мой выходы которого  вл ютс  входами элементов 2И 11 и 12. Другие входы этих элементов объединены с выходами элемента 2И11И 3. Вькод эле
0
5
0
5 0 5
мента 2И 12  вл етс  выходом устройства .
Устройство работает-следующим образом .
С приходом импульса на вход, например , первого формировател  2 одиночных импульсов Т-триггер 18 опро- кидьшаетс  в единичное состо ние. При поступлении импульса с выхода распределител  1 импульсов на тактовый вход D-триггера 19 на его выходе также образуетс  единичное состо ние , в результате чего происходит сброс Т-триггера 18 с помощью-эле- мента 2И-НЕ 20. С поступлением следующего импульса на О-триггер 19, он переписывает на выход новую информацию с Т-триггера 18. Если в интервале между двум  сигналами, поступающими на тактовый вход D-триггера 19, сигнал на вход фop  ipoвaтeл  импульса не поступал, то на выходе О-тритгера 19 будет записана инфор- мащ1  в виде логического нул , в результате чего элемент 2И 8 будет находитьс  в заблокированном состо нии. Врем  сохранени  прежней информации этого триггера равно периоду синхроимпульсов , поступающих с распределител  1 импульсов на тактовый вход D-триггера 19, В этом интервале зле- мент 2Й 8 находитс  в разблокирован- -ном состо нии, а на его выходе будет образован импульс синхронно с импульсом , поступившим на вход этого элемента- с противоположного выхода распределител  импульсов. Второй 3 и третий 4 формирователи синхронизированы в противофазе с первым формирователем 2. В случае одновременного возникновени  импульсов на выходе элементов 2И 9 и 10 и при равенстве положений счетчиков 5 и 6 произойдет передача сигнала с выхода элемента 2И 9.через элементы 2ИЛИ 13 и 2И 12 на выход устройства. В момент перепада из логической единицы в логический ноль сигнала на выходе элемента 2И -10 счетчик 6 перейдет в следующее положение, в результате чего равенство состо ний счетчиков нарушитс  и измен тс  логические уровни на выходах цифрового комп:аратора 7, которьй тем самым заблоки:рует элемент 2И 12 и разблокирует элемент 2И 11, В этом сл Ь т ае последующ1 1й импульс с выходов элементов 2И 8 и 9 через элемент 2И 11 поступит на тактовый
вход счетчика 5, который перейдет в следующее состо ние по заднему фронту этого импульса. При этом восстановитс  равенство состо ний .счетчиков и компаратор 7 переблокирует элементы 2И 11 и 12. Последующие импульсы с элементов 2И 8 и 9 через элементы 2ИЛИ 13 и 2И 12 будут поступать на вькод устройства. Срабатывание счетчиков п6 заднему фронту импульсов исключает переблокировку элементов в моменты действи  рабочих сигналов с выхода элементов 2И 8 - 10, что повьппает функциональную надежность устройства.

Claims (1)

  1. Формула изобретени  Устройство дл  вычитани  и добавлени  импульсов, содержащее двухка- нальный распределитель импульсов, шину опорных импульсов, два формировател  одиночных импульсов, подключенные поканапьно входами синхрони
    зации к выходам двухканального распре-25 вых импульсов.- с входом двухканальделител  импульсов, причем второй вход второго формировател  одиночных импул Ьсов соединен с шиной импульсов коррекции, первый и второй элементы И, первый и второй входы каждого из которых соединены соответственно с первым и вторым выходами двухканального распределител  импульсов и выходами первого и второго формирователей одиночньи импульсов, а выходы первого и второго элементов И соеного распределител  импульсов, шина опорных импульсов - с вторым входом первого формировател  одиночньж импульсов , втора  шина импульсов кор30 рекции - с вторым входом третьего
    формировател  одиночных импульсов, при этом первый и второй входы третьего элемента И объединены соответственно с вторым входом двухканального рас35 пределител  импульсов и выходом третьего формировател  одиночньгх импульсов.
    динены соответственно с первым и вто
    рым входами элемента 1ШИ, отличающеес  тем, что, с целью расширени  области применени  путем обеспечени  посто нного быстродействи  коррекции, не завис щего от частоты следовани  опорных импульсов, в него введены третий формирователь одиночных импульсов, подключенный входом синхронизации к первому выходу двухканального распределител  импульсов , щина тактовых импульсов и втора  щина импульсов коррекции, два счетчика импульсов, третий , четвер- тый и п тый элементы И и цифровой KOMnaijaTop, входами соединенный со счетчиками, а его пр мой и инверсный выходы соединены с входами п того и четвертого элементов И соответственно , при этом, выходы элемента ИЛИ соединены через п тый элемент И с выходной шиной, а через четвертьй элемент И - с тактовым входом одного из счетчиков импульсов, шина тактоного распределител  импульсов, шина опорных импульсов - с вторым входом первого формировател  одиночньж импульсов , втора  шина импульсов коррекции - с вторым входом третьего
    формировател  одиночных импульсов, при этом первый и второй входы третьего элемента И объединены соответственно с вторым входом двухканального распределител  импульсов и выходом третьего формировател  одиночньгх импульсов.
SU864094699A 1986-06-25 1986-06-25 Устройство дл вычитани и добавлени импульсов SU1465978A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864094699A SU1465978A1 (ru) 1986-06-25 1986-06-25 Устройство дл вычитани и добавлени импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864094699A SU1465978A1 (ru) 1986-06-25 1986-06-25 Устройство дл вычитани и добавлени импульсов

Publications (1)

Publication Number Publication Date
SU1465978A1 true SU1465978A1 (ru) 1989-03-15

Family

ID=21247915

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864094699A SU1465978A1 (ru) 1986-06-25 1986-06-25 Устройство дл вычитани и добавлени импульсов

Country Status (1)

Country Link
SU (1) SU1465978A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 815730, кп. С 06 С 7/26, 1979. Авторское свидетельство СССР К 1127083, кл. Н 03 К 5/156, 1983. *

Similar Documents

Publication Publication Date Title
US4041403A (en) Divide-by-N/2 frequency division arrangement
US3029389A (en) Frequency shifting self-synchronizing clock
SU1465978A1 (ru) Устройство дл вычитани и добавлени импульсов
SU1497721A1 (ru) Генератор импульсной последовательности
GB1482038A (en) Counters
SU1651360A1 (ru) Формирователь синхронизированных импульсов
SU1163466A1 (ru) Формирователь импульсов
SU1128376A1 (ru) Устройство дл синхронизации импульсов
SU1511856A1 (ru) Формирователь импульсов
SU1656546A1 (ru) Устройство дл сопр жени ЭВМ с каналом св зи
SU1243113A1 (ru) Устройство дл синхронизации импульсов
RU2024926C1 (ru) Устройство для контроля временных рассогласований импульсных последовательностей
SU478301A1 (ru) Устройство дл получени сигнала рассогласовани двух импульсных последовательностей
SU1309297A1 (ru) Распределитель импульсов
SU1132368A1 (ru) Делитель частоты с нечетным коэффициентом делени (его варианты)
SU1476453A1 (ru) Устройство дл синхронизации приема асинхронных сигналов
SU1157666A1 (ru) Формирователь одиночного импульса
SU1553976A2 (ru) Устройство контрол состо ни цифровых объектов
SU1669079A1 (ru) Управл емый делитель частоты следовани импульсов
SU1425823A1 (ru) Импульсно-фазовый детектор
SU911581A1 (ru) Преобразователь угла поворота вала в код
SU966911A1 (ru) Устройство формировани импульсной функции равнозначности
SU1753512A1 (ru) Преобразователь кода во временной интервал
SU1095413A2 (ru) Управл емый делитель частоты следовани импульсов
SU569042A1 (ru) Приемное устройство телеметрической системы