SU1309297A1 - Распределитель импульсов - Google Patents
Распределитель импульсов Download PDFInfo
- Publication number
- SU1309297A1 SU1309297A1 SU864012440A SU4012440A SU1309297A1 SU 1309297 A1 SU1309297 A1 SU 1309297A1 SU 864012440 A SU864012440 A SU 864012440A SU 4012440 A SU4012440 A SU 4012440A SU 1309297 A1 SU1309297 A1 SU 1309297A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- pulse
- pulses
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в цифровых вычислительных устройствах. Цель изобретени - расширение функциональных возможностей и повышение стабильности выходных импульсов. Дл достижени поставленной цели в устройство введены второй счетчик 8 импульсов, второй дешифратор 9, элементы И-НЕ 10 м И, элемент ИЛИ 12, элемент ИЛИ-НЕ 13, третий RS-триггер 14, два формировател 15 и 16 импульсов. Устройство содержит первый реверсивный счетчик 1, дешифратор 2, формирователь 3 выходных импульсов, два RS-триггсра 4 и 5, элемент И 6, входные тактовые шины 7.1 и 7.2. Введение в устройство новых элементов с новыми взаимосв з ми позвол ет уменьшить в два раза шаг приращени длительности формировани выходных импульсов и устранить ложные импульсы на выходах дешифраторов, возникающие из-за переходных процессов в счетчиках. 1 ил. 7i 72 со о со го со
Description
)зобретение относитс к импульсной тех- ii:i« . и может быть использовано в циф- i: jBbiX вьг и ительных устройствах.
и/.лью изобретени вл етс pacnjHpeHHe .ниоиальных возможностей за счет умень ш .нп 1нага приращени длительности фор- )(Л5ани выходных импульсов и noBbiQje- ис стабильности выходных импульсов за счет устранени ложных имульсов на выходах дешифраторов, возникающих из-за пере- ходных процессов в счетчиках.
На чертеже представлена функциональна схема распределител импульсов.
Распределитель импульсов содержит реверсивный счетчик 1, дешифратор 2, формирователь 3 выходных импульсов, выполнен- пый на элементах И - НЕ, два RS-триг- гера 4 и 5, элемент И 6, входные тактовые 7.1 и 7.2, подключенные к ,1м входам счетчика 1 и к входам элемента И 6, выход которого подключен к .R-входам RS-триггеров 4 и 5, S-входы ко- торых подключены к избыточным выходам дешифратора 2, основные выходы которого подключены к соответствующим входам элементов И - НЕ формировател 3 выходных импульсов, а входы дешифратора 2 под- ключены к соответствующим выходам счетчика 1, R-Бход которого подключен к выходу RS-триггера 4, а V-вход - к выходу RS-триггера 5.
Кроме того, распределитель импульсов содержит счетчик 8, дешифратор 9, элемен- ты И-НЕ 10 и 11, элемент ИЛИ 12, элемент ИЛИ-НЕ 13, RS-триггер 14 и формирователи 15 и 16 импульсов, при этом пр мой информационный вход формировател 15 импульсов соединен с выходом элемента Ибис инверсным входом форми- ровател 16 импульсов, выход которого сое- . uiHCH со стробируюп1,им входом де1.пифра- тора 9, а выход формировател 15 импульсов соединен со стробирующим входом деншфратора 2, причем первые входы элементов И-НЕ 10 и 11 подключены к вход- ным тактовым шинам 7.1 и 7.2 и к входам RS-триггера 14, пр мой выход которого подключен к второму входу элемента И-НЕ 10, а инверсный выход - к второму входу элемента И - НЕ 11, выходы элементов И -НЕ 10 и 11 подключены к соответствующим счетным входам счетчика 8, R-вход которого подключен к выходу элемента ИЛИ-НЕ 13, первый вход которого подключен к первому основному выходу дешифратора 27, а второй - к выходу элемента И 6 и к первому вхо- ду элемента ИЛИ 12, второй вход которого подключен к последнему основному выходу дешифратора 2, а выход элемента ИЛИ 12 подключен к V-входу счетчика 8, выходы которого подключены к соответствующим входам дешифратора 9, основные вы ходы которого подключены к соответствующим дополнительным входам элементов И- НЕ формировател 3 выходных импульсов.
а избыточные выходы дешифратора 9 подключены к соответствующим дополнительным S-входам RS-триггеров 4 и 5.
Устройство работает следующим образом .
В исходном состо нии счетчики 1 и 8 наход тс в любом произвольном состо нии. Переход счетчиков 1 и 8 в noc. ie- дующее состо ние происходит по переднему фронту импульсов, поступающих на один из их счетных входов в присутствии единичного сигнала на другом счетном входе.
На одну из входных тактовых шин 7.1 или 7.2 подаютс импульсы, на другую входную тактовую шину в это врем подаетс единичный сигнал.
При пр мом счете и.мпульсы подаютс на входную тактовую п1ину 7.1. Импульсы с выхода элемента И 6 поступают на входы формирователей 15 и 16 импульсов, на выходах которых формируютс блокирующие импульсы. Эти импульсы поступают на стро- бирующие входы соответствующих дешифраторов 2 и 9 и устран ют формирование ложных импульсов на выходах дешифраторов из-за неоднозначности переходных процессов в счетчиках 1 и 8.
В первой же паузе между входными импульсами триггер 14 переходит в единичное состо ние, и единичный сигнал с его пр мого выхода поступает на второй вход элемента И-НЕ 10, тем самы.м обеспечива прохождение импульсов на счетный ( + 1) вход счетчика 8, а нулевой потенциал с инверсного выхода RS-триггера 14 поступает на второй вход элемента И-НЕ 11, при этом на выходе этого элемента фор.миру- етс единичный сигнал, который поступает на счетный ( - 1) вход счетчика 8 импульсов . При этом на выходе элемента И-НЕ 10 формируютс инверсные входные импульсы, т.е. с временным сдвигом, равным половине периода входных импульсов, которые будут поступать на счетный () вход счетчика 8. Счетчик 8 импульсов находитс в режиме пр мого счета и измен ет свои состо ни в паузах между входными импульсами . При заполнении какого-либо из счетчиков (1 или 8) и переходе его в избыточное состо ние на дополнительных выходах соответствующего дешифратора (2 или 9) по вл етс нулевой потенциал, перевод щий RS-триггер 4 в единичное состо ние. При этом с его пр мого выхода на R-вход реверсивного счетчика 1 поступает единичный сигнал, который переводит счетчик 1 импульсов в нулевое состо ние. При переходе счетчика 1 импульсов в нулевое состо ние на первой основной выходной шине дешифратора 2 по Е л етс нулевой потенциал, который поступает на один из входов элемента ИЛИ-НЕ 13. В паузе между входными импульсами на выходе элемента И 6 по вл етс нулевой сигнал, который одновременно поступает на R-вход RS-триггера 4 и второй вход элемента ИЛИ-НЕ 13. При этом на выходе элемента ИЛИ-НЕ 13 формируетс единичный сигнал, который поступает на R-вход счетчика 8 импульсов и переводит его в нулевое состо ние, т.е. происходит временна синхронизаци счетчика 8 импульсов относительно счетчика 1. В этой же паузе между входными импульсами частоты RS-триггер 4 переходит в нулевое состо ние и снимает блокировку с установочного R-входа счетчика 1 импульсов. С приходом последующего импульса счетчик 1 импульсов измен ет свое состо ние, а после окончани импульса измен ет свое состо ние счетчик 8 импульсов и повтор ет состо ние счетчика 1 импульсов. Таким образом, при поступлении последующих входных импульсов рчетчик 1 работает в режиме пр мого счета, а в паузах между входными импульсами частоты счетчик 8 импульсов также работает в режиме пр мого счета и повтор ет его состо ние. Следовательно, на основных выходах дeнJифpaтopa 9 формируютс импульсы с временным сдвигом на половину периода входных импульсов относительно импульсов, формируемых на основных выходах дешифратора 2. Импульсы с выходов .1ен ифрзтора 9 перекрывают импульсы с выходов дешифратора 2 и путем со- ответствуюидего подключени к дополнительным входам элементов И-НЕ формировател 3 выходных импульсов позвол ют уменьшить в два раза шаг приращени по длительности формируемых выходных импульсов и кро.ме того, повышаетс стабиль}юсть фор- .мировани выходных импульсов.
При обратном счете н первой же паузе между входными импульсами RS-триггер 14 переходит в нулевое состо ние. При этом на выходе элемента И -HFi 10 формируетс единичный сигнал, который поступает на счетный (-+-1) вход счетчика 8 импульсов, а па выхохае элемента И-НЕ 1 формируютс инверсные входные импульсы, т.е. дополнительный счетчик 8 импульсов находитс в режиме обратного счета.
По вление нулевого сигнала на избыточных выходах дешифраторов 2 и 9 в момент поступлени входного импульса переводит RS-триггер 5 в единичное состо ние , тогда на V-входе предварительной записи счетчика 1 по вл етс нулевой потенциал и счетчик 1 принимает состо ние «Конец счета. При этом на последней основной выходной шине дешифратора 2 формируетс нулевой сигнал, который поступает на один из входов элемента ИЛИ 12. По окончании действи импульса RS-триггер 5 переходит в нулевое состо ние. В это же врем на второй вход элемента ИЛИ 12 поступает нулевой сигнал с выхода элемента И б, при этом на выходе элемента ИЛИ 12 формируетс нулевой сигнал, который поступает на вход счетчика 8 импульсов , и счетчик 8 переходит в состо ние приема кода. То есть происходит временна синхронизаци счетчика 8 относительно счетчика 1, и при поступ. импульсов счетчик 1 работает в режиме обратного счета, а счетчик 8 повтор ет его состо ние с временной задержкой, равной половине периода входных импульсов.
Таким образом, также как и при пр мом счете на основных выходах дополнительного де1пифратора 9 формируютс импульсы с времен) сдвиго.м па половину периода входных импульсов отпосито:1Ы10 импульсов , формируемых на основных выходах дешифратора 2.
Если от помех сметчики I и 8 выход т из синхронизма, то за счет дополнительных двух линий обратных св зей с выходов деншфратора 2 и элеме.мтов И.ЛИ 12 и ИЛИ -НЕ 13 они автоматически вход т в синхронизм.
Claims (1)
- Формула изобретениРаспределитель импульсов, содержащий первый реверсивный счетчик, первый .аепшф5 ратор, формирователь выходных импульсов, выполненный на элементах И-НЕ, первый и второй RS-TpniTepbi, элемент И, входные тактовые шины, подключенные к счетным входам первого счетчика и входам элемента И, выход которого подключен к Я-входам0 RS-триггеров, S-входы которых пол,к.:1ючси1)1 к избыточным выходам первого тора, основные В1 1ходы которого 11одк. 1юче11ык соответствующим входам э.чсмептон ИННформировател выходных ИМПУЛЬСОВ, а ихо- ды rie)Boro де1ПП1(1) то;); п()дк.1К)чепы к iM,)5 дам ггервого счо-1чик,, -вхс)д которого подключен к выходу первого RS-триггор , а V-вход - к выходу второго RS-триггерл. отличающийс тем, что, с целью расширени функциональных возможностей и повы- шени стабильности формировани выход- ных импульсов, в него введены второй счетчик и.мпульсов, второй дeпJифpaтop, два Svie- мента И-НЕ, элемент ИЛИ, элемент ИЛИ- НЕ, третий RS-триггер и два формировател и.мпульсов, причем первые входы дополни5 тельных элементов И - НЕ подключены к входным тактовым шинам и к входам третьего RS-триггера, пр мой выход которого подключен к второму входу первого элемента И-НЕ, а инверсный вы ход - к второму входу второго элемента И-НЕ, выходы0 элементов И-НЕ подключены к соответствующим счетным входам второго счетчи-. ка, R-вход которого подключен к выходу элемента ИЛИ-НЕ, первый вход которого подключен к первому основному выходу первого дешифратора, з второй - к выходу5 элемента И, к пр мому входу первого формировател импульсов, к инверсному входу второго формировател импульсов и к первому входу элемента ИЛИ, второй вход кото1ЗОЭ2976рого подключен к последнему основному вы-импульсов, избыточные выходы второго дехолу первого дешифратора, а выход элемен-шифратора подключены к соответствующимта ИЛИ подключен к V-входу второго счет-дополнительным S-входам первого и второчика , выходы которого подключены к входамго RS-триггеров, выходы первого и второвторого дешифратора, основные выходы кото-го формирователей импульсов соединены сорого подключены к соответствующим входам стробирующими входами соответственно перэлементов И-НЕ формировател выходныхвого и второго дешифраторов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864012440A SU1309297A1 (ru) | 1986-01-08 | 1986-01-08 | Распределитель импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864012440A SU1309297A1 (ru) | 1986-01-08 | 1986-01-08 | Распределитель импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1309297A1 true SU1309297A1 (ru) | 1987-05-07 |
Family
ID=21218020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864012440A SU1309297A1 (ru) | 1986-01-08 | 1986-01-08 | Распределитель импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1309297A1 (ru) |
-
1986
- 1986-01-08 SU SU864012440A patent/SU1309297A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 921089, кл. Н 03 К 17/62, 09.07.80. Авторское свидетельство СССР № 940306, кл. Н 03 К 17/62, 29.12.80. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4027261A (en) | Synchronization extractor | |
US4694291A (en) | Device for transmitting a clock signal accompanied by a synchronization signal | |
SU1309297A1 (ru) | Распределитель импульсов | |
US4086429A (en) | Synchronizing system for use in telecommunication | |
SU733096A1 (ru) | Селектор импульсов по длительности | |
SU1226638A1 (ru) | Селектор импульсов | |
GB1381338A (en) | Signal receivers | |
SU1457160A1 (ru) | Управл емый делитель частоты | |
RU2163418C1 (ru) | Преобразователь фазоманипулированного кода в бинарный код | |
SU741441A1 (ru) | Устройство дл синхронизации импульсов | |
SU399999A1 (ru) | УСТРОЙСТВО дл ДЕМОДУЛЯЦИИ ЧАСТОТНО- МАНИПУЛИРОВАННЫХ СИГНАЛОВ | |
SU1420661A1 (ru) | Устройство дл мажоритарного выбора асинхронных сигналов | |
RU1837347C (ru) | Устройство дл приема данных | |
SU1363501A1 (ru) | Цифровой частотный демодул тор | |
SU1288927A1 (ru) | Устройство дл измерени скорости телеграфировани | |
SU1277389A1 (ru) | Управл емый делитель частоты | |
SU1257823A1 (ru) | Преобразователь пачки импульсов в пр моугольный импульс | |
SU1187142A1 (ru) | Цифровой усредн ющий измеритель временных интервалов | |
SU1042184A1 (ru) | Резервированное пересчетное устройство | |
SU758546A2 (ru) | Устройство дл генерировани тактовых импульсов | |
SU1027799A1 (ru) | Фазовый дискриминатор | |
SU1476453A1 (ru) | Устройство дл синхронизации приема асинхронных сигналов | |
SU1037237A1 (ru) | Устройство дл ввода информации | |
SU1322434A1 (ru) | Устройство синхронизации импульсов | |
SU1465978A1 (ru) | Устройство дл вычитани и добавлени импульсов |