SU1465971A1 - Устройство дл устранени дребезга контактов - Google Patents

Abstract

Изобретение относитс  к импульсной технике и предназначено дл  устранени  дребезга контактов. Целью .изобретени   вл етс  повышение надежности за счет упрощени  и расширение функциональных возможностей устройства за счет формировани  дополнительных импульсных сигналов йажа- ти  и отжати  входного сигнала, а также выходного сигнала, повтор ющего длительность входного сигнала, но с задержкой относительно него. Устройство содержит первый 1 и второй 2 элементы ИСКЛЮЧАМ Е ИЛИ, D-триггер 3, двоичный счетчик 5 и генератор 4 импульсов. Устройство позвол ет устранить импульсы дребезга на фронтах входного сигнала и формировать дополнительные выходные сигналы . 2 ил. с (Л

Description

Ы,

Lxtfii

в5

сл

со

- Ш-о

фигЛ

Изобретение относитс  к импульсной технике и предназначено дл  устранени  коммутационных пом.ех (дребезга ) механических контактов.

Цель изобретени  - повышение надежности (за счет упрощени ) и расширени  функциональных возможностей (за счет- формировани  дополнительных сигналов на интервале дребезга, нажа- тин и отжати  входного сигнала, а также дополнительного сигнала, повтор ющего с задержкой на врем  дребезга длительность входного сигнала) устройства.

На фиг. 1 изображена функциональна  схема предлагаемого устройства; на фиг. 2 т временные диаграммы, по сн ющие работу устройства.

Устройство содержит пефвый 1 и второй 2 элементы ИСКЛЮЧАЩКЕ И,ГШ,- триггер 3, генератор 4, двоичный счетчик 5, вход 6, первьй 7, второй 8 третий 9 и четвертый,to выходы, логический элемент (триггер и1мидта) 11, конденсатор 12 и резистор 13, образующие генератор 4.

На фиг. 2 введены следующие обозначени : БЛ, - сигнал на входе 6 уст- ройства; S/i - сигн ал-на входе синхронизации триггера 3; Ь и Sg - сигналы на инверсном и пр мом выходах триггера 3 соответственно; S 4. сигнал на входе запрета счета двоичного счетчика 5; Sj- - сигнал на выходе старшего разр да двоичного счетчика 5; QijQ-j Qj и Qi сигналы на выходах двоичного счетчика 5.

Вход 6 устройства соединен с пер- вым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ .1, второй вход которого соединен с информационным входом триггера 3, первым входом второго элемента ИСКЛОЧАЩЕЕ ИЛИ 2 с выходом стар- шего разр да двоичного счетчика 5, который  вл етс  также четвертым выходом 10 устройства. Выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1 соединен с синхровходом триггера 3, пр мой выход которого  вл етс  первым входом 7 устройства, а инверсный выход триггера 3  вл етс  вторым выходом 8 устройства и соединен со вторым входом второго элемента ИС1ШЮЧАМДЕЕ ИЛИ 2,выход которого  вл етс  третьим выходом 9 устройства и соединен со входом запрета счета двоичного счетчика 5.

Устройство работает следующим образом .

При подаче питани  на устройство триггер 3 и счетчик 5 устанавливаютс  в состо ние, соответствующее входному игналу, автоматически.

Выходные сигналы S j и S, элементов ИСКгаОЧАЩЕЕ ИЛИ 1 и 2 имеют уровень логического нул , когда сигналы на их входах совпадают (либо оба равны О, -либо 1). В противном случае сигналы S и S 4 имеют уровень логической единицы. Сигнал Sj на выходе триггера 3 может измен тьс  только в момент формировани  фронта сигнала S-, устанавлива сь в уровень соответствующий уровню сигнала S j на информационном 0 входе триггера 3 в данный момент времени. Запуск и работа двоичного счетчика 5 происходит , когда сигнал S 4- на его входе запрета счета имеет уровень логической единицы. Изменение сигнала S5 после запуска происходит с задержкой, задаваемой счетчиком.

При изменении входного сигнала S на его срезе возникают, как правило, коммутационные помехи, условно показанные на фиг. 2 пр моугольными им- пульсами. Эти помехи в виде инвертированных импульсов проход т на выход элемента ИСКЛЮЧАЩЕЕ ИЛИ 1 (сигнал S). По первому фронту сигнала S (соответствующему первому срезу сигнала S) на пр мом выходе триггера 3 .переписываетс  информаци  с его р-входа (записываетс  единица), а инверсный сигнал Sj принимает значение уровн  логического нул . На выходе элемента ИСКЛ10ЧА1а 1ЕЕ ИЛИ 2 по срезу сигнала Sj формируетс  фронт сигнала S, разрешающего счетный рерким двоичного счетчика 5. Количество разр дов счетчика можат быть равным , например, четырем.. Опорна  частота fon подаваема  на вход двоичного счетчика, выбираетс  из услови 

N-t

( t к п мик Ion

где N - количество разр дов двоичного счетчика;

()„иц.с- максимальна  продолжительность коммутационных помех,.

т.е. опорна  частота должна быть такой , чтобы половина полного периода счета двоичного счетчика была больше

максимально возможного времени воз- коммутационных помех на фронте или на срезе входного сигнала формировател . В этом случае помехи

затухнут раньше, чем на выходе старшего разр да счетчика (сигнал S.) по витс  уровень логического нул  (фиг. 2). Этот сигнал, поступив на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 1 и 2 вызовет формирование среза сигналов S и S на их выходах.

После этого устройство переходит во второе устойчивое состо ние, в котором нулевому уровню входного сигна - ла S соответствует нулевой уровень сигнала Уд. В этом состо нии устройство готово к обратному переключению По первому фронту формируетс  фронт сигнала S, по которому логический нуль переписываетс  с D-входа на пр мой выход триггера 3, а на инверсном выходе при этом формируетс  фронт сигнала S и, практически одновременно , - фронт сигнала 84 на выходе эле- мента ИСКЛЮЧАЮЩЕЕ ИЛИ 2. Высокий логический уровень последнего сигнала вновь разрешает счетный режим двоичного счетчика 5, который продолжаетс  до момента по влени  на выходе старшего разр да логической единицы. Последн   вызывает срез; сигналов S и S и переход устройства в исходное состо ние.

Из временных диаграмм (фиг.2)-еле- дует, что сигнал S з повтор ет входной сигнал S, сигнал S 4. на выходе второго элемента ИСКЛЮЧАЮЩЕЕ ИПИ 2 (выход 9) фиксирует моменты коммутации

входного сигнала S,, а сигнал 85 на выходе старшего разр да двоичного счетчика 5 повтор ет последний с некоторой задержкой. В сигналах 84 и

S реализованы весьма важные операци над исходным сигналом S, позвол ющи широко использовать их нар ду с основными выходными сигналами Sj и 5 дл  минимизации аппаратных затрат на реализацию заданных алгоритмов работы при проектировании электронных устройств , что расшир ет функциональные возможности устройства.

Claims (1)

1. Формула изобретени 

   Устройство дл  устранени  дребезга ко 1тактов, содержащее первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИПИ, триггер, двоичный счетчик и генератор , выход которого соединен со счетным входом двоичного счетчика, первый вход первого элемента ИСКПЮЧАКЩЕЕ ИЛИ  вл етс  входом устройства, первый вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с информационным .входом триггера, выход которого  вл етс  первым выходом устройства, а выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом синхронизации триггера, отличающеес  тем, что, с целью повьш1ени  надежности устройства и расширени  его функциональных возможностей, инверсный выход триггера соед1жен с вторым входом второго элемента ИС.КЛЮЧАМЩЕЕ ИЛИ и  вл етс  вторым выходом устройства , выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом запрета счета двоичного счетчика и  вл етс  третьим выходом устройства, при этом выход старшего разр да двоичного счетчика соединен с вторым входом первого элемента ИСКЛЮЧАЮРЩЕ ШШ, информационным входом триггера и  вл етс  четвертым выходом устройства.