SU1221647A1 - Устройство дл синхронизации каналов - Google Patents
Устройство дл синхронизации каналов Download PDFInfo
- Publication number
- SU1221647A1 SU1221647A1 SU843785306A SU3785306A SU1221647A1 SU 1221647 A1 SU1221647 A1 SU 1221647A1 SU 843785306 A SU843785306 A SU 843785306A SU 3785306 A SU3785306 A SU 3785306A SU 1221647 A1 SU1221647 A1 SU 1221647A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- channels
- inputs
- elements
- Prior art date
Links
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл синхронизации каналов,содержащих счетные устройства. Целью изобретени вл етс расширение области применени за счет обеспечени синхронизации h каналов. Отличительной особенностью предложениного устройства вл етс то, что предложенное устройство обеспечивает полную самосинхронизацию каналов .Посгавлен- на цель достигаетс за счет введени злемента ШШ-НЕ, элемента И-НЕ, м элементов И. 1 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано дл синхронизации каналов,содержащих счетные устройства.
Цель изобретени - расширение об- хасти применени за счет обеспечени синхронизации h каналов.
На чертеже приведена структурна функциональна схема устройства.
Устройство содержит злемент И-НЕ 1, вход 2 запуска устройства, элемент И-НЕ 3, элемент 4 задержки, элемент ИЛИ-НЕ 5, входы 6 разрешени запуска соответствующего канала устройства , выход 7 устройства, элемент НЕ 8, элементы И 9,10 и 11.
Устройство работает следующим образом.
В исходном состо нии по входу 2 запуска установлен сигнал логическа 1 - запрет генерации. На выходе элемента ШШ-НЕ 5 сформирован сигнал логический О, а на выходе элемента И-НЕ 3 - логическа 1, на выходе элемента И-НЕ 1 - сигнал логи- ческий О, который блокирует работу элемента И-НЕ 3. Сигнал с выхода элемента И-НЕ 3 через элемент 4 задержки , элемент НЕ 8 подаетс на вход
элемеитов И 9 и 10 и на выход устрой- ЗО Дит из одной фазы в другую, причем
ства со значением логический О.
При этом в каналах синхросигналы отсутствуют, поэтому по входам 6 поступают логические нули.
Эти сигналы блокирзпот сигнал логическа 1 обратной св зи с выхода элемента И-НЕ 3, однако переключение элемента ИЛИ-НЕ 5 запрещено сигналом по входу 2 запуска устройства.
Когда по входу 2 запуска устройства устанавливаетс сигнал логический О - разрешение генерации, - происходит переключение элемента ИЛИ-НЕ 5 и на его выходе по вл етс сигнал логическа 1. Параллельно с этим происходит переключение элемента И-НЕ 1 и на его выходе устанавливаетс сигнал логическа 1,. т .ё. снимаетс блокировка элемента И-НЕ 3 (открьшаетс канал генерации устройства). На выходе элемента И-НЕ 3 формируетс сигнал логический О, который, проход через элемент 4 задержки и элемент НЕ 8, поступает на входы элементов И 9 и 10 и на выход 7 устройства со значением логическа 1. На выходе 7 устройства при этом формируетс передний фронт так
тового импульса. После того, как синхросигналы.во всех каналах перейдут в новую фазу, на выходе 7 и всех входах 6 данного устройства (и других каналов) установ тс сигналы логическа 1. Эти сигналы поступают на входы элементов И 9 и компенсируют действие сигнала обратной св зи с выхода элемента И-НЕ 3. Происходит переключение элемента ИЛИ-НЕ 5. На его выходе установитс сигнал логический О, а на выходе элемента И-НЕ 3- сигнал логическа 1. Последний сигнал проходит через элемент 4 задержки, элемент НЕ В и поступает на выход 7 устройства со значением логический О, формиру задний фронт тактового импульса. Следующее переключение элемента ИЛИ-НЕ 5
станет возможным только тогда, когда на выходе 7 и на всех входах 6 устройства установ тс сигналы логический О, которые скомпенсируют сигнал логическа 1 обратной св зи с выхода элемента И-НЕ 3 (т.е. когда все каналы перейдут в ту же фазу, что и данное устройство).
Таким образом, устройство в процессе работы последовательно перехо
в каждой фазе на соответствук цих входах элемента ИЛИ-НЕ 5 устройство собирает сигналы со своего канала генерации и с каналов генерации других устройств синхронизации со значением , противоположным значению сигнала обратной св зи с выхода элемента И-НЕ 3. Эти сигналы компенсируют сигнал обратной св зи и эле- мент ИЛИ-НЕ5 переключаетс (устройство переходит в следующую фазу)и т. д.
Сбой или константньй отказ в канале генерации данного устройства или любого устройства синхронизации в другом канале, св занного с данным, приведет к тому, что на соответст- вун цих входах элемента ИЖ-НЕ 5 данного устройства и всех других устройств синхронизации не будет собран полный набор сигналов, необходимый дл компенсации сигнала обрат- ной св зи с выхода элемента И-НЕ 3. Элемент ИЛИ-НЕ 5 не переключитс в следующее состо ние и данное устройство и устройства синхронизации в других каналах не перейдут в следующую фазу, произойдет их останов S одной и той же фазе.
При подаче на вход 2 запуска устройства сигнала логическа 1 - запрет генерации - обратна св зь с выхода элемента И-НЕ 3 на второй вход элемента И-НЕ 1 обеспечивает блокировку этого сигнала на врем , необходимое дл завершени формировани импульса заданной длительности на выходе элемента 4 задержки.
Предлагаемое изобретение обеспе- чивает полную синхронизацию каналов. Кроме того, при температурном дрейфе параметров элементов в одном из каналов происходит соответствующа подстройка частоты тактовых сигна- лов во всех каналах, что снижает веро тность динамического отказа в данной ситуации.
Claims (1)
- Формула изобретениУстройство дл синхронизации каналов, содержащее элемент задержки , элемент НЕ, первый элемент И-НЕ, первый элемент И, причем выход пер- вого элемента И-НЕ соединен с первым входом первого элемента И, выход элемента НЕ соединен с вторым входом первого элемента И и вл етс выходом устройства, отличающе- е с тем, что, с целью расширениобласти применени за счет обеспечени синхронизации п каналов, в устройство введены элементы ИЛИ-НЕ, второй.элемент И-НЕ, п элементов И, причем выход элемента ИЛИ-НЕ соединен с первым входом первого элемента И-НЕ, второй вход которого соединен с выходом второго элемента И-НЕ первый вход которого соединен с первым входом элемента ИЛИ-НЕ и вл етс входом запуска устройства, выход первого элемента И-НЕ соединен с вторым входом второго элемента И-НЕ, с первыми входами элементов И, с второго по ц -и, и с входом элемента задержки, выход которого соединен с входом элемента НЕ, выход которого соединен с первьм входом (п+1)-го элемента И, входы которого, с второго по п-и, соединены соответственно с вторыми входами элементов И, с второго по И -и, и вл ютс входами разрешени запуска соответ- ствукнцих каналов, выход первого элемента И соединен с вторым входом элемента ИЛИ-НЕ, выходы элементов И, с второго по h -и, соединены с вхо- цами элемента ИЛИ-НЕ, соответственно с третьего по (Ь+1)-й, выход (ll + 1)-ro элемента И соединен с (h+2)-M входом элемента ШШ -НЕ.вшпшиТираж 671Заказ 1613/54 ПодпнсвоеФилиал ШШ 11атевт,г. Ужгород, ул. Цровкт , 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843785306A SU1221647A1 (ru) | 1984-07-10 | 1984-07-10 | Устройство дл синхронизации каналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843785306A SU1221647A1 (ru) | 1984-07-10 | 1984-07-10 | Устройство дл синхронизации каналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1221647A1 true SU1221647A1 (ru) | 1986-03-30 |
Family
ID=21136501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843785306A SU1221647A1 (ru) | 1984-07-10 | 1984-07-10 | Устройство дл синхронизации каналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1221647A1 (ru) |
-
1984
- 1984-07-10 SU SU843785306A patent/SU1221647A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 813396, кл. G 06 F 1/04, 1979. Авторское свидетельство СССР 894693, кл. G 06 F 1/04, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1155932A (en) | Arrangement for synchronizing the phase of a local clock signal with an input signal | |
SU1221647A1 (ru) | Устройство дл синхронизации каналов | |
DE3780469D1 (de) | Digitaler korrelator. | |
GB1152210A (en) | Synchronizing System | |
SU842767A1 (ru) | Устройство дл синхронизацииКАНАлОВ | |
SU1150621A1 (ru) | Управл емый генератор синхроимпульсов | |
SU741441A1 (ru) | Устройство дл синхронизации импульсов | |
SU1465971A1 (ru) | Устройство дл устранени дребезга контактов | |
SU1506531A1 (ru) | Устройство дл вычитани и выделени импульсов | |
SU813396A1 (ru) | Управл емый генератор синхроим-пульСОВ | |
SU1187255A1 (ru) | Формирователь импульсов,синхронизированных тактовой частотой | |
JPS5550765A (en) | Digital signal receiver | |
SU1378029A1 (ru) | Устройство дл формировани импульсов | |
SU1411990A1 (ru) | Устройство тактовой синхронизации | |
SU448585A1 (ru) | Устройство дл синхронихации импульсов | |
SU1223218A1 (ru) | Устройство дл формировани импульсов | |
SU1642473A1 (ru) | Многоканальное устройство синхронизации | |
SU1085003A1 (ru) | Формирователь сигнала опорной частоты | |
SU667901A1 (ru) | Устройство синхронизации стробоскопического осциллографа | |
SU1102026A2 (ru) | Цифровой фазовращатель | |
SU1432751A1 (ru) | Фазовый синхронизатор | |
SU1269051A1 (ru) | Устройство дл дискретной регулировки фазы | |
SU839025A2 (ru) | Генератор псевдослучайной последовательностииМпульСОВ | |
CA1079368A (en) | Tone detection synchronizer | |
SU1140234A2 (ru) | Генератор последовательности импульсов |