SU839025A2 - Генератор псевдослучайной последовательностииМпульСОВ - Google Patents
Генератор псевдослучайной последовательностииМпульСОВ Download PDFInfo
- Publication number
- SU839025A2 SU839025A2 SU792819173A SU2819173A SU839025A2 SU 839025 A2 SU839025 A2 SU 839025A2 SU 792819173 A SU792819173 A SU 792819173A SU 2819173 A SU2819173 A SU 2819173A SU 839025 A2 SU839025 A2 SU 839025A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- shift register
- output
- sequence
- generator
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Изобретение относится к импульсной технике и может быть использовано при построении контрольно-измерительной аппаратуры для цифровых систем _ свя^и и вычислительной техники. э
По основному авт. св. Г# 646429 известен генератор псевдослучайной последовательности, содержащий генератор тактовых импульсов, выход которого подключен ко входу синхронизации регистра сдвига, первым входам первого и второго элементов совпадения и через инвертор к первому входу третьего элемента совпадения, 15 второй вход которого подключен к выходу элемента ИЛИ, причем второй выход элемента ИЛИ соединен с информационным входом регистра сдвига, а входы элемента ИЛИ связаны с выхода- 20 ми всех трех элементов совпадения, остальные входы которых подключены к соответствующим выходам регистра сдвига £1].
Однако данный генератор не позволяет формировать псевдослучайную последовательность, совпадающую по фазе с идентичной входной последовательностью, что ведет к снижению надежности генератора. 30
Цель изобретения - повышение надежности работы генератора изделий синхронизации формируемой последовательности с входной последовательностью, что дает возможность сформировать псевдослучайную последовательность, совпадающую по фазе с входной последовательностью той же структуры. Поставленная цель достигается тем, что в генератор псевдослучайной последовательности, содержащий генератор тактовой частоты, выход которого соединен со входами регистра сдвига, первыми входами первого и второго элементов совпадения и через инвертор с первым входом третьего элемента совпадения, второй вход которого соединен с первым выходом элемента ИЛИ, другой выход которого соединен с управляющим входом регистра сдвига, а входы элемента ИЛИ подключены к Выходу третьего элемента совпадения и через первый и второй элементы совпадения к соответствующим разрядным выходам регистра сдвига, дополнительно введены элемент совпадения, инвертор, триггер, первый вход которого подключен к выходу регистра сдвига, второй вход триггера соединен с входами установки нуля регистра сдвига и с четвертым входом элемента ИЛИ, выходы триггера соответственно подключены к четвертым входам основных элементов совпадения и к первому входу дополнительного элемента совпадения, второй вход которого соединен через последовательно включенные инвертор и генератор тактовой частоты с третьим входом -дополнительного элемента совпадения, выход которого подключен к пятому входу элемента ИЛИ.
На чертеже представлена, функциональная схема предлагаемого генератора.
Генератор содержит генератор 1 тактовой частоты, регистр 2 сдвига, элементы 3-5 совпадения, инвертор 6, элемент ИЛИ 7, дополнительный элемент 8 совпадения, триггер 9, дополнительный инвертор 10, а также входную шину 11 и шину 12 синхронизации.
Работает устройство следующим образом.
В исходном состоянии сигнал с прямого выхода триггера 9 удерживает в. закрытом состоянии элемент 8 совпадения, а сигнал с инверсного выхода триггера 9 удерживает в открытом состоянии элементы 3 и 4 совпадения. В течение действия тактового импульса (единицы) от генератора 1 тактовой частоты через элементы 3 и 4 совпадений и элемент ИЛИ 7 сигналы с выходов соответствующих разрядов регистра 2 сдвига поступают на информационный вход регистра 2 сдвига. В момент окончания тактового импульса (ноль) элементы 3 и 4 совпадения закрываются, а элемент .5 совпадения открывается, блокируя на длительность паузы состояние выходов элемента ИЛИ 7 до поступления нового тактового импульса, выполняя таким образом функции первого разряда регистра 2 сдвига. Кроме того, совокупность элементов 3 и 4 совпадения и элемента ИЛИ 7 обеспечивают сложение по модулю двух сигналов, поступающих с выходов соответствующих разрядов регистра 2 сдвига, за счет чего на выходах регистра 2 сдвига формируется псевдослучайная последовательность. Регистр 2 сдвига запускается сигналом с выхода генератора 1 тактовой частоты, работающего в режиме выделения тактовой частоты из входного сигнала, поступающего с шины 11 на вход синхронизации генератора 1 тактовой частоты.
Первоначально последовательность, формируемая генератором, имеет произвольную- фазу (сдвиг) относительно входной последовательности на шине
11. При подаче импульса синхронизации на шину 12 регистра 2 сдвига и инверсный выход элемента ИЛИ 7 устанавливается нулевое состояние, а триггер 9 переключается, открывая элемент 8 совпадения и закрывая элементы 3 и 4 совпадения Л'При этом входная последовательность с шины 11, проходя через инвертор 10, последовательно записывается в первый разряд, образованный элементами 5-8, и разряды регистра 2 сдвига. Первая единица во входном сигнале, дошедшая до выхода регистра 2 сдвига (разряд 2п), снова-переключает триггер 9, восстанавливая логическую обратную связь регистра 2 сдвига и отключая от его информационного входа шину 11. После этого продолжается формирование последовательности, однако теперь фаза этой последова- ’ тельности относительно входной всег’’да одинакова.
Таким образом, предлагаемый генератор позволяет синхронизировать по фазе выходной последовательности с последовательностью, полученной ‘после инвертора 10. Процесс синхронизации Можно считать завершенным после переключения триггера 9, и длительность этого процесса равна пределу от η до 2 тактовых интервалов регистра 2 сдвига.
Сигнал на прямом выходе первого разряда (прямой выход элемента ИЛИ 7) имеет задержку относительно входного сигнала на шине 11. При необходимости полного совпадения по фазе формируемой и входной последовательности (например требуемого при вы- . делении ошибочных символов во входной последовательности) указанная задержка может быть компенсирована любым известным способом. В частности, для этой цели входной сигнал, поступающий на шину 11, может быть задержан на однотактном Дтриггере.
Claims (1)
1. Авторское свидетельство СССР № 646429, кл. Н 03 К 3/84, 1977.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792819173A SU839025A2 (ru) | 1979-09-17 | 1979-09-17 | Генератор псевдослучайной последовательностииМпульСОВ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792819173A SU839025A2 (ru) | 1979-09-17 | 1979-09-17 | Генератор псевдослучайной последовательностииМпульСОВ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU646429 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU839025A2 true SU839025A2 (ru) | 1981-06-15 |
Family
ID=20850420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792819173A SU839025A2 (ru) | 1979-09-17 | 1979-09-17 | Генератор псевдослучайной последовательностииМпульСОВ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU839025A2 (ru) |
-
1979
- 1979-09-17 SU SU792819173A patent/SU839025A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4317053A (en) | High speed synchronization circuit | |
SU839025A2 (ru) | Генератор псевдослучайной последовательностииМпульСОВ | |
US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
US6150861A (en) | Flip-flop | |
SU961124A1 (ru) | Устройство дл синхронизации сигнала электромеханического переключател | |
SU746912A1 (ru) | Цифровой дифференциальный врем - импульсный модул тор | |
SU1182530A1 (ru) | Устройство для ввода информации | |
SU746895A1 (ru) | Устройство дл синхронизации контрольного и эталонного цифровых сигналов | |
SU1102026A2 (ru) | Цифровой фазовращатель | |
SU860297A1 (ru) | Устройство синхронизации | |
SU864528A1 (ru) | Устройство дл синхронизации импульсов | |
SU788409A1 (ru) | Устройство фазировани | |
SU944105A1 (ru) | Коммутатор | |
SU866773A1 (ru) | Устройство фазового пуска | |
SU660290A1 (ru) | Устройство дл синхронихации импульсных последовательснотей | |
SU949786A1 (ru) | Генератор последовательности импульсов | |
SU842825A1 (ru) | Устройство дл синхронизации двух-пРОцЕССОРНОй СиСТЕМы ОбРАбОТКидАННыХ | |
SU1150737A2 (ru) | Генератор последовательности импульсов | |
SU1347162A1 (ru) | Генератор импульсной последовательности | |
SU790212A1 (ru) | Устройство дл синхронизации импульсов | |
SU714630A1 (ru) | Генератор серий импульсов | |
SU680160A2 (ru) | Устройство дл синхронизации импульсов | |
SU684725A1 (ru) | Управл емый генератор импульсов | |
SU803118A1 (ru) | Устройство дл формировани иСпыТАТЕльНОгО TEKCTA | |
SU783958A1 (ru) | Устройство дл формировани серии импульсов |