SU1444819A1

SU1444819A1 - Устройство поклеточного умножени матриц

Info

Publication number: SU1444819A1
Application number: SU864167114A
Authority: SU
Inventors: Виталий Андреевич Вышинский; Зиновий Львович Рабинович; Борис Михайлович Тихонов; Николай Борисович Фесенко
Original assignee: Институт кибернетики им.В.М.Глушкова
Priority date: 1986-12-22
Filing date: 1986-12-22
Publication date: 1988-12-15

Abstract

Изобретение относитс к области вычислительной техники и может быть использовано дл ум11ожега1 матриц и подматриц. Целью изобрете ш вл етс расширение функциональных возможностей за счет возможности вычислени произведений клеточных подматриц . Устройство содержит сдвиговые регистры 1, блоки 2 вычислени скал рного произведени векторов, блок 3 управлени , информационные вxo.vы 4, 5, 6 устройства, выходы 7, 8, 9 блока управлени , вход 10 начальной установки устройства, Поставленгга цель достигаетс введением новых элементов и св зей. 2 ил. Ё

Description

(Л

хй

4

00

QD

ФигЛ

Изобретение относитс к вычисли- ельной технике и может быть использовано дл умножени матриц и подматриц .

Целью изобретени вл етс расширение функциональных возможностей за счет возможности вычислени произведени клеточных подматриц.

На фиг.1 изображена функциональна схема устройства; на фиг.2 - функциональна схема блока управлени .

Устройство содержит сдвиговые регистры 1, блоки 2 вычислени скал рного произведени векторов, блок 3 управлени , информационные входы 4-6 устройства, выхода 7-9 блока управлени , вход 10 начальной уста ковки устройства, генератор 11 синхроимпульсов , триггер 12, элемент НЕ 13, элемент И 14, счетчик 15 по модулю М.

Устройство в процессе работы умножает матрицы с различными размерами клеток. Каждому размеру клеток соответствует сво управл юща числова матрица, котора перед началом работы устройства записываетс через вход 4 устройства в регистры 1.

Дл обычного умножени матриц значение числовой управл ющей матрицы равно нулю. В данном случае размер клетки равен размерности матрицы М. В соответствии с числовой управ-. л ющей матрицей, во все разр ды сдвиговых регистров 1 записываютс нулевые значени .

Дл случа , отличного от обычного умножени матриц, числова управл юща матрица содержит информацию, соответствующую предсто щему вычислительному процессу. Кажда числова управл юща матрица соответствует заданному размеру .клеток-сомножителей . При этом информаци числовой управл ющей матрицы указывает, в каком такте в ходе вычислительного процесса какой блок 2 необходимо отключить . При этом такт работы предлагаемого устройства соответствует времени накоплени в блоке 2 очередного частичного произведени .

Предлагаемое устройство выполн ет поклеточное умножение матриц за М тактов работы.

В исходном состо нии в сдвиговые регистры 1 записана управл юща информаци в виде числовой матрицы,

соответствующей предсто щему вычислительному процессу умножени клеточных матриц требуемой размерности.

Устройство поклеточного умножени матриц работает следующим образом. .

С входа 10 устройства в блок 3 управлени поступает сигнал Начало работы, который запускает генератор

11 синхроимпульсов, устанавливает в единичное состо ние триггер 12 и устанавливает в нулевое состо ние счетчик 1 5.

Сигнал Начало работы поступает

также на выход 8 блока 3 управлени , откуда передаетс дл обнулегш результата блоков 2. Генератор 11 синхроимпульсов вырабатывает управл ющие синхроимпульсы, которые с выхода

9 блока 3 управлени подаютс на синхровходы блоков 2.

Сдвиговые регистры 1 под действием синхросигналов с выхода счетчика 15 осуществл ют сдвиг записанной в

1дах управл ющей информации на один разр д в сторону старших разр дов.

При наличии единицы в старшем разр де сдвигового регистра 1.К единич- ный сигнал поступает на вход обнулени операнда соответствующего К-го блока 2. Под действием этого сигнала производитс отключение К-го блока 2 из процесса обработки исходной информации . В этом такте, например, происходит установка в нуль регистра одного из операндов.

При наличии в старшем разр де

сдвигового регистра I на вход соответствующего блока 2 сигнал отключени

не поступает. При этом К-й блок обрабатывает исходную информацию, поступающую на ее первый и второй информационный входы.

По окончании М тактов работы устройства в блоках 2 находитс результат операции поклеточного умножени матриц.

Claims

Формула изобретени

Устройство поклеточного умножени матриц, содержащее М блоков вычислени скал рного произведени векторов , где М - размерность матрицы, причем первый и второй информационные входы, вход установки в О регистра результата и синхровход блока вычислени сумм произведений подключены соответственно к первому и вто314448

рому информационным входам устройства , выходу обнулени регистра результата блока управлени и к первому выходу синхроимпульсов блока управле . 1 м2

ни (к Т,М), отличающеес тем, что, с целью расширени функциональных возможностей за счет вычислени произведени клеточных подматриц, в него введены М сдвиговых регистров, причем вход сдвига К-го сдвигового регистра под10

ключей к второму выходу синхроимпульсов блока управлени , вход начальной , установки которого подключен к входу начальной установки устройства, информационный вход и выход К-го сдвигового регистра подключены соответственно к третьему и информационному входам устройства и к входу установки в О регистра операнда К-го блока вычислени скал рного произведени векторов.

iO

ii

15

il

Фие. 2

8 -

9

№

15

S