SU1443200A1 - Демодул тор фазоманипулированных сигналов - Google Patents

Abstract

Изобретение относитс  к технике св зи. Цель изобретени  - повьппение помехоустойчивости при большом уровне шума входного сигнала. Демодул тор содержит усилитель 1,регистр 2 сдвига, мажоритарный блок 3, блок управлени  4, задающий г-р 5, делители 6 и 9 частоты, дешифраторы 7, 10 и 12, эл-т 8 неравнозначности,эл-т И 11, счетчик 13,, D-триггер 14 и блок нагрузки 15. В демодул торе при помощи регистра 2 и мажо- ритарного блока 3 осуществл етс  вьщеление полученного сигнала в од- ном периоде бита входной информации. ЕСЛИ в результате большой зашумленности входного сигнала отдельные периоды передаваемого бита информации принимаютс  ошибочно, то при помощи счетчика 13 и дешифратора 12 выдел етс  полезный бит информации, представленной несколькими периодами фазоманипулированного сигнала Выделение полезного сигнала возможно при наличии правильно восприн тых более К/2 периодах отдельного бита информации (где К - целое четное число). Цель -достигаетс  введением делител  9, дешифраторов 10 и 12 и счетчика 13. 2 ил. (Л

Description

СО

ю

Изобретение относитс -к технике св зи и может использоватьс  в приемных устройствах систем передачи информации.

Цель изобретени  повышение помехоустойчивости при большом уровне шума входного сигнала.

На фиг о 1 представлена структурна  электрическа  схема демодул тора; на фиг.2 - эпюры напр жений, по сн ншдае его работу.

Демодул тор фазома нипулированных сигналов содержит усилитель 1, регистр 2 сдвига, мажоритарньй блок 3 блок 4 управлени , задающий генератор 5, первый делитель 6 частоты, первый дешифратор 7, элемент 8 неравнозначности , второй делитель 9 частоты, второй дешифратор 10, элемент И 11, третий дешифратор 12, счетчик 13, 1)-триггер 14, блок 15 нагрузки

Демодул тор работает следующим образом.

Кажда  информационна  посылка состоит из импульсов синхронизации и определенного числа битов информации . Причем дл  передачи каждого бита информации используютс  К периодов фазоманипулированного сигнала , где К - целое четное число, что необходимо дл  обеспечени  правильной работы счетчика 13 и третьего дешифратора 12. Блок 15 нагрузки представл ет собой приемное устройство , которое принимает информацию , определ ет конец посыпки и формирует сигнал Конец обмена Задающий генератор 5 выбираетс  с частотой, близкой к частоте случайной помехи, присутствующей йо входном сигнале, причем тактова  частота должна быть в 2 m раз выше частоты входного сигнала, где т - целое, нечетное число, что необходимо дл  обеспечени  правильной работы мажоритарного блока 3, разр дность которого, а также разр дность регистра 2 сдвига равна m (фиг.1).

Блок 4 управлени  устанавливаетс в исходное состо ние сигналом Конец обмена, поступающим на его второй вход с выхода блока 15 н.агрузки в начале работы и после заверщени  каждой посылки информации, т.е. на его первом и втором выходах устанавливаетс  состо ние логического нул  Информационна  посьшка в виде фазо

0

5

0

5

0

5

0

5

манипулированного сигнала несущей частоты с входа устройства поступает на вход усилител  1, усиливаетс  до уровн  логической едини1Д.1 и с выхода усилител  1 (фиг,2а) поступает на первый информационный вход регистра 2 сдвига, на второй синхро- низируюс1ий вход которого поступают импульсы тактовой частоты с.выхода задакидего генератора 5 (фиг.26), по которым в регистр 2 сдвига произво д тс  запись очередного значени  входного сигнала, поступающего на первый информационный вход, и сдвиг на один разр д информации, записанной в предыдущих тактахо С выходов регистра 2 сдвига информаци  поступает на входы мажоритарного блока 3, на выходе которого формируетс  сиг нал уровн  логической единицы, если большинство разр дов регистра 2 сдвига наход тс  в состо нии 1, и уровн  логического нул , если большинство разр дов регистра сдвига 2 наход тс  в состо нии О (фиг.2в), который поступает на первый вход блока 4 управлени  и. на первый вход элемента 8 неравнозначности . При поступлении на первьш вход блока 4 управлени  первого спада первого синхроимпульса данной посыпки на первом выходе его формируетс  положительньй импульс сброса (фиг.2г), который поступает на второй сбросовый вход первого делител  6 частоты и на второй сбросовый вход второго делител  9 частоты и устанавливает на их выходах состо ние логического нул , на втором выходе блока 4 управлени  в то же врем  формируетс  уровень логической единицы (фиго2д), который поступает на первый вход элемента И 11 и разрешает его работуо

С приходом импульсов тактовой частоты с выхода задающего генератора 5 на первьш счетньй вход первого делител  частоты 6 на его выходе п первой группы выходов форми-. руетс  сигнал с периодом, равным периоду сигнала, сформированного на выходе мажоритарного блока 3, и с минимальным фазовым сдвигом относительно этого сигнала при кодировании О С выхода п первой группы выходов первого делител  частоты 6 сигнал поступает на второй вход элемента 8 неравнозначности (фиг.2е), на выходе которого при поступлении на первый вход кода О формируетс  уровень логического нул , при поступлении кода 1 на выходе формируетс , уровень логической единицы. Сигнал, сформированньй на выходе элемента 8 неравнозначности (фиг.2ж поступает на третий вход элемента И 11, на второй вход которого поступает сигнал, сформированный на выходе первого дешифратора 7, на соответствующие входы которого поступают сигналы с первой группы выходов первого делител  6 частоты

Таким образом, когда на третий вход элемента И 11 поступает уровень логической единицы, на его выходе формируютс  импулвсы (фиг,2з), которые поступают на первый синхронизирующий вход счетчика 13, и рн начинает работуо Выходы счетчика 13 соединены с входами третьего дешифратора 12, на вькоде которого формируетс  положительный уровень при достижении счетчиком 13 состо ни 

К , которьп поступает на первый

информационный вход D-триггера 14. Счетчик 13 продолжает работу до тех пор, пока на его второй сбросовый вход не поступит импульс сброса с второго выхода второго делител  частоты 9, определ ющий конед бита информации (фиг«2и)о

С приходом очередного бита информации , содержащего код 1, на первый счетный вход счетчика 13 поступит очерёдна  сери  -импульсов и он возобновит свою работу. Таким образом счетчик 13 работает в счетном режиме при наличии кода 1 во входном сигнале. Коэффициент делени  второго делител  9 частоты опреде- числом периодов фазоманипули- рованного сигнала, передающих один бит информации (фиго2к).

На второй синхронизирующий вход ЕЬтриггера 14 (фиг.2а) поступает сигнал с выхода второго дешифратора 10, сформированньй в момент наибольшей достоверности декодировани  входного сигнала. По сигналу, поступающему на второй синхронизирунэдий вход в D-триггер 14, записываетс  информаци , котора  поступает на его первый информационный вход. С выхода 1 -тоиггера 14 информаци  поступает

на вход блока 13 нагрузки, где происходит ее прием, и по окончании посылки на выходе блока 15 нагрузки формирует- с  сигнал Конец обмена, которьпЧ поступает на второй вход блока 4 управлени  и устанавливает его в исходное состо ние (фиг о 2м).

С приходом очередной посылки информации , начинающейс  серией синхроимпульсов , демодул тор фазомани- пулированных сигналов возобновит свою работу (фиг.2н).

В демодул торе фазоманипулированных сигналов при помощи регистра

2 сдвига и мажоритарного блока 3 осуществл етс  вьщеление полученного сигнала в одном периоде бита входной информациио Если в результате большой зашумленности входного сигнала отдельные периоды передаваемого бита информации воспринимаютс  ошибочно, то при помощи счетчика 13 и третьего дешифратора 12 вьщел етс  полезньй бит информации, представленной несколькими периодами фазоманипу- лированного сигналао Выделение полезного сигнала возможно при наличии

I К

правильно восприн тых более -п пе-

риодах отдельного бита информации (фиг.26).о

Claims (1)

1. Формула изобретени 

   Демодул тор фазоманипулированных сигналов, содержап;нй последовательно соединенные усилитель и регистр сдвига, синхронизирукщий входы и выходы которого соединены соответственно с выходом задакщего генератора , который подключен к счетному входу первого делител  частоты, и с входами мажоритарного блока, выход

   которого подключен к первому входу элемента неравнозначности, второй вход которого соединен с соответствующим выходом первого делител  частоты , и к первому входу блока управлени , первьй и второй выходы которого соединены соответственно со сбросовым входом первого делител  частоты, выходы которого подключены к входам первого дешифратора, и с

   первым входом з лемента И, к второму входу которого подключен выход первого дешифратора, и пocлeдoвaтeJlьнo соединенные D-триггер и блок нагрузки , выход которого подключен к вто5 1443200 :6

   рому входу блока управлени , о т-ходы которого подключены к входам

   личающийс  тем, что, с цельювторого дешифратора, и с входами

   повышени  помехоустойчивости притретьего дешифратора, выход которого

   большом уровне шума входного сигнала, подключен к информационному входу

   введены второй и третий дешифраторы,D-триггера, синхронизирующий вход

   второй делитель частоты и счетчик,которого соединен с в кодом второго

   с етный и сбросовьй входы и выходыдешифратора, при этом дополнителькоторого соединены соответственно сный выход первого делител  частоты

   в| 1ходом элемента И, к третьему входую и первый выход блока управлени  подкоторого подключен выход элементаключены соответственно к счетному

   неравнозначности, с одним выходоми сбросовому входам второго делител 

   второго делител  частоты, другие вы-частоты.

   О Утвмигашпжтмгш

   Д111И1111И1М11111И111И1111111111111111111111111111Ш11111П1Н1Ш111111111111Н111IHIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII

   e JlJTlTJlJTJlJElJrilTLiF Lr J lIlJTLr

   :TLTiriJTJTITLnibnJlJlJlJlTlJlJlIimiiT

   JI11

   в i II   и II   П II |1,Д   в П и

   в   Hi ц а п П

   IIL II-

   И-

   И- ffJ.