SU1437977A1 - Extractor of clock pulses - Google Patents
Extractor of clock pulses Download PDFInfo
- Publication number
- SU1437977A1 SU1437977A1 SU864138311A SU4138311A SU1437977A1 SU 1437977 A1 SU1437977 A1 SU 1437977A1 SU 864138311 A SU864138311 A SU 864138311A SU 4138311 A SU4138311 A SU 4138311A SU 1437977 A1 SU1437977 A1 SU 1437977A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- input
- output
- inputs
- signal
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в цифровых системах передачи д н- ных по проводному или волоконно-оптическому каналам Цель изобретени - повыиение надежности функционировани устройства путем уменьшени частоты дискретизации при обработке входного сигнала, что обеспечивает повышение почти в два раза темпа передачи дискретного сигнала. Дл этого в устройство дополнительно введены третий 8 и четвертый 9 триггеры и формирователь 7 коротк гк импульсов. Кроме того, устройство содержит триггеры 1 и 2j пину 3 тактовых испульсов, элементы И-КЕ 4 и 5, входную шину 6, выходнзпо шину 10. При работе устройства элсментч И-ЧЕ 4 и 5 и триггер 2 производ т сдвиг вьг/одкого сигнала на половику его периода, Этго ликвидируетс опаг.на близость фронтов входного сигнала тактовых импульсов что исключает потерю информации при ее приеме. Работа устройства по сн етс временными диаграм1-1ами, прнв° денными в описании изобретени . 2 ил.The invention relates to a pulse technique and can be used in digital transmission systems of data over a wired or fiber-optic channel. The purpose of the invention is to improve the reliability of the device by reducing the sampling rate when processing the input signal, which increases the transmission rate of the discrete signal by almost two times. signal. To do this, the third 8 and fourth 9 triggers and the shaper 7 short pulses are added to the device. In addition, the device contains triggers 1 and 2j pinu 3 clock pulses, elements AND-KE 4 and 5, input bus 6, output bus 10. on the carpet of its period, this is eliminated by opag. on the proximity of the fronts of the input signal of clock pulses, which eliminates the loss of information when it is received. The operation of the device is explained in timing diagrams 1-1, p & n & data in the specification. 2 Il.
Description
10ten
« "
10ten
1143797711437977
Изобретение отиЪсито к импульсной T inTHKG и может быть использовано Е цифровых системах передачи данных гто проводному или волоконно-оптическому каналам и предназначено дл выделени тактовой частоты при приеме Влодттого сирнзла в NRZ-коде или раз- личнрт о вида линейных кодов типа 1В2В;The invention is designed for pulsed T inTHKG and can be used for E digital data transmission systems of wired or fiber optic channels and is intended to allocate a clock frequency when receiving Wlodtti Sirnzla in NRZ code or different types of linear codes of type 1B2B;
Цель изобретени - повьшение надежности функционтовани путем умень- частоты дискретизации при обработке входного сигнала, что равносильно повышению почти в два раза темпа передачи дискретного сигнала,The purpose of the invention is to increase the reliability of operation by reducing the sampling rate when processing the input signal, which is equivalent to almost twice the rate of transmission of a discrete signal,
На Лиг.1 пргшедена электрическа структурна схема устройстваj на фиг,2 - времеиньзге диаграммы, по сн - юпцге его работу.On Lig.1, an electrical structural diagram of the device is shown in FIG. 2, time diagrams of the diagram, in accordance with its operation.
Вг щелитель тактовых импульсов содержит перпьй 1 и второй 2 триггеры, тактовые входы которых соединены с шииой 3 тактовых 1-шпульсов.1 и К-вхоJ5The clock clock pulse splitter contains a pen 1 and second 2 triggers, the clock inputs of which are connected to the 3 clock 1-pulses 1 and K-inJ5
2020
на своих выходах сигнал Разрешени (фиг,2 д)3 по которому ПРИ очередном синхроимпульсе с вькода триггера 1 триггером 9 формируетс сигнал Сдвиг (фиг.2 ж)5 поступающий на второй вход элемента 4 или 5, При этом происходит переворачнва.ние фазы выходного сигнала fj на выходе триггера 4, Если продифференцированный сигнал с входа формировател 7 совпадает с отрицательным фронт.ом сигнала f-J выдел емого на шине 10,, то возникает опасность ложной записи входного сигнала в последующие каскады декодирующего устройства или регенератора.At its outputs, the Resolution signal (FIG. 2 d) 3 according to which, at the next sync pulse from trigger code 1, trigger 9, a Shift signal (FIG. 2 g) 5 arrives at the second input of element 4 or 5, and the output phase is shifted signal fj at the output of the trigger 4, If the differentiated signal from the input of the imaging unit 7 coincides with the negative edge of the signal fJ allocated on the bus 10, then there is a danger of falsely recording the input signal to the subsequent stages of the decoder or regenerator.
При таком совпадении триггер 8 перебрасываетс в противоположное состо ние Сигнал с выхода триггера 8 записываетс в триггер 9 с частотой f . Элементы 4 и 5 и триггер 2 производ т сдвиг выходного сигнала f,- на половину его периода Тем са30With such a coincidence, the trigger 8 is transferred to the opposite state. The signal from the output of the trigger 8 is recorded in the trigger 9 with a frequency f. Elements 4 and 5 and trigger 2 shift the output signal f, by half of its period.
3535
мым ликвидируетс опасна близостьmy proximity is dangerous
ды второго триггера 2 соединены с вы-35 фронтов входного сигнала и вьфабаты- ходами соответственно первого 4 и второго- 5 элементов И-НЕ; входна гоинл 6 через формирователь 7 коротких импульсов соединена с I-и К-вхо- дами третьего триггера 8,, пр мой и ннверсньгй выходы которого соединены соответственно с I- и К-вход;ами четвертого триггера 9, тактовьм вход которого соединен с выходом первого , триггера 1 и с перв.№ш входами первого 4 и второго 5 элементов И-НЕ, . вторые входы которых соединены соответственно с и инверсным эы- ходами четвертого триггера 9, инверс- Hbs i выход второго триггера 2 соединен с TSKTCBbB-j входом третьего триггера 8 н с: выходной шипон 10.dy of the second flip-flop 2 are connected to the highs-35 of the fronts of the input signal and at the output of the first 4 and second moves, respectively, of the NAND; the input goinl 6 is connected via the shaper 7 short pulses to the I and K inputs of the third trigger 8, the direct and the reverse outputs of which are connected respectively to the I and K inputs; the fourth trigger 9, the clock input of which is connected to the output the first one, trigger 1 and with the first input inputs of the first 4 and second 5 NAND elements,. the second inputs of which are connected respectively with the inverse of the outputs of the fourth trigger 9, the inverse of Hbs i the output of the second trigger 2 is connected to the TSKTCBbB-j input of the third trigger 8 n s: the output spike 10.
Устройство работает следующим об- разом,The device operates as follows.
С шины 3 cинxpoи fflyльcы двойной частоты 2f(, (фиг,.2, а) поступают на тактовые входы триггеров 1 и 2. Триггер 1 выполн ет функции делител частоты ка два и вырабатывает синхро45From bus 3, the frequency of the dual frequency 2f (, (FIG. 2, a) is sent to the clock inputs of the trigger 1 and 2. The trigger 1 performs the functions of frequency divider two and produces sync clock 45
ваемого выходного сигнала тактовых импульсов9 что исключает потерю информации при ее приеме сoutput clock signal, which eliminates the loss of information when it is received from
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864138311A SU1437977A1 (en) | 1986-10-24 | 1986-10-24 | Extractor of clock pulses |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864138311A SU1437977A1 (en) | 1986-10-24 | 1986-10-24 | Extractor of clock pulses |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1437977A1 true SU1437977A1 (en) | 1988-11-15 |
Family
ID=21264163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864138311A SU1437977A1 (en) | 1986-10-24 | 1986-10-24 | Extractor of clock pulses |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1437977A1 (en) |
-
1986
- 1986-10-24 SU SU864138311A patent/SU1437977A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1293828, кл. Н 03 К 5/135, 1985, Электронна техника в автоматике. М.: Радио и св зь, 1985, вып.16, с.263, рис.5,б. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1437977A1 (en) | Extractor of clock pulses | |
US4468791A (en) | Method and facility for decoding a biphase-code and application of the method | |
SU1243113A1 (en) | Device for synchronizing pulses | |
SU1283976A1 (en) | Number-to-pulse repetition period converter | |
SU790212A1 (en) | Pulse synchronizing device | |
SU1425823A1 (en) | Pulsed phase detector | |
SU1614125A1 (en) | Device for receiving bi-pulse signals | |
SU708527A1 (en) | Binary sequence-to-duobinary sequence converter | |
SU1476453A1 (en) | Asynchronous signal reception synchronizer | |
SU1056489A1 (en) | Device for majority sampling from asynchronous signals | |
SU993456A1 (en) | Pulse synchronization device | |
SU1718372A2 (en) | Device to extract and subtract first pulse out of series | |
SU1095413A2 (en) | Adjustable pulse repetition frequency divider | |
SU1626430A1 (en) | Time detector | |
SU807487A1 (en) | Selector of pulses by duration | |
SU1218503A1 (en) | Device for majority sampling of asynchronous signals | |
SU1045389A1 (en) | Channel commutator | |
SU928666A2 (en) | Phase starting signal receiving device | |
SU1348809A1 (en) | Information input multichannel device | |
SU1598191A1 (en) | Device for receiving bi-pulse signals | |
SU1522410A2 (en) | Decoder | |
SU470924A1 (en) | Receiver in asynchronous interface systems for digital signals with two-way time shifts | |
JPH0448286B2 (en) | ||
SU1667268A1 (en) | Device for preliminary synchronization | |
SU1058081A1 (en) | Device for synchronizing pulse sequence |