SU1434501A1

SU1434501A1 - Ассоциативное запоминающее устройство

Info

Publication number: SU1434501A1
Application number: SU864153691A
Authority: SU
Inventors: Виктор Семенович Лупиков; Валерий Авенирович Зубцовский
Original assignee: Предприятие П/Я А-3756
Priority date: 1986-11-28
Filing date: 1986-11-28
Publication date: 1988-10-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в качестве ассоциативного запоминающего устройства (АЗУ) в системах обработки информации, в частности в устройствах распознавани и синтеза информационных сигналов Цель изобретени состоит в повышении быстродействи устройства за счет того, что в АЗУ хранитс одна искома последовательность , в результате чего врем поиска ее равно времени приема признаковой последовательности. Устройство содержит входной регистр 1, дешифратор 2 признака конца последовательности , элемент 3 задержки, блок 4 пам ти, блок 5 сравнени , счетчик 6 адреса, триггеры 7 и 8, элементы И 9-12, элементы ИЛИ 13-16, элемент НЕ 17, группу элементов И 18. Дл хранени нескольких информационных последовательностей необходимо несколько описанных АЗУ с соответствующей коммутацией входов и выходов. 1 ил. (С

Description

СС

ел

Изобретение относитс к вычислительной технике и может быть использовано в качестве ассоциативного запоьшнающего устройства в системах обработки информации.

Цель изобретени - повышение быстродействи устройства.

На чертеже изображена структурна схема предлагаемого устройства. д

Устройство содержит входной регистр 1, дешифратор 2 признака конца последовательности, элемент 3 задержки , блок 4 пам ти, блок 5 сравнени , счетчик 6 адреса, первый 7 и второй 15 8 триггеры, первый 9, второй 10, третий 11 и четвертый 12 элементы И, первый 13, второй 14, третий 15 и четвертый 16 элементы ИЛИ, элемент НЕ 17, группу элементов И 18, инфор- 20 мационные входы 19, вход 20 начальной установки, вход 21 синхронизации, тактовый вход 22, выход 23 окончани циклов и информационные выходы 24.

Устройство работает следующим об- 25 разом.

В блоке 4 пам ти хран тс иденти- фикационна последовательность, за- писанна начина с нулевого адреса, и, следующа непосредственно за ней, 30 искома информационна последова- тельность (дл хранени нескольких информационных последовательностей необходимо несколько ассоциативных запоминающих устройств (АЗУ) с соответствующей коммутацией входов и выходов , при этом элементы И 18 должны иметь три состо ни , а элемент НЕ должен быть выполнен с открытым коллектором ) .

40

35

Перед началом работы по входу 20 поступает сигнал начальной установки , по которому устайавливаютс в ну левое состо ние счетчик 6 и триггер 8. Триггер 7 устанавливаетс в единичное состо ние задним фронтом сигнала на выходе элемента ИЛИ 13.

Слова признаковой последователь™ ности поступают на вход 19 в сопровождении сигнала на входе 21, по которому они занос тс в регистр 1. Сигнал со входа 21 поступает также на элемент 3 задержки, который задерживает его на врем срабатывани блока 5 сравнени .

Информаци с выхода регистра 1 поступает на входы блока 5, на других входах которого находитс первое

слово идентификационной последовательности , считанное из блока 4 пам ти по нулевому адресу. Если первые слова последовательности совпадают , то сигнал с блока 5 поступает на элемент И 10, где стробируетс сигналом с выхода элемента 3 задержки . Так как триггер 7 находитс в единичном состо нии, то сигнал с выхода эле мента И 10 через элемент ИЛИ 15 поступает на счетный вход счетчика 6 и измен ет его состо ние на единицу . Далее происходит сравнение второго и последующих слов последовательности , поступающей по входу 19 с последовательностью, записанной в блоке 4.

Если последовательность со входа 19 и идентификационна последовательность , записанна в блоке 4, оказались идентичными, то при сравнении последнего слова последовательности которое вл етс признаком конца последовательности , сигнал с выхода элемента И 10 поступает через открытый в этом случае элемент И 1 1 на вход триггера 8. Триггер 8 устанавливаетс в единичное состо ние. Сигнал с выхода триггера 8 поступает через элемент НЕ 17 на выход 23 уст-: ройства, указыва , что оно переходит в режим считывани информации. Сигнал с выхода триггера В поступает .

4

также на вход элементов И 18, вывод

их из состо ни высокого сопротивлени , тем самым подключа выход блока 4 к информационным выходам 24 устройства . Сигнал с выхода триггера 8 поступает также на вход элемента И 12, подключа c4eTHbDi вход счетчика 6 к входу 22 устройства, сигналы с которого увеличивают на единицу адрес чтени при передаче информационной последовательности, записанной в блоке 4.

Когда считано последнее слово последовательности , записанной в блоке 4, сигнал со входа 22 устанавливает сче,тчик 6 в нулевое состо ние, а по вл ющийс в этот момент сигнал переполнени со счетчика 6 через элемент ИЛИ 14 поступает на триггер 8 сбрасыва его в нулевое состо ние. Нулевой уровень сигнала на выходе триггера 8 отключает вход 22 устройства от счетного входа счетчика, 6, переводит элемент И 18 в состо ние высокого выходного сопротивлени .

в результате чего на выходе 23 устройства по вл етс сигнал, указыва- .ющш, что устройство находитс в режиме приема информации.

Если сравниваемые последовательности оказались неидентичными, то сигнал с блока 5 поступает на элемент И 9, где стробируетс сигналом с выхода элемента 3 задержки. Сигнал с выхода элемента И 9 поступает на вход триггера 7 к сбрасьшает его в нулевое состо ние,. а также поступает через элемент ИЛИ 16 на вход счетчика 6 и сбрасывает его Б нулево состо ние, которое он сохран ет до конца текущей последовательности.

Задним фронтом сигнала с выхода дешифратора 2 конца последовательности , поступающим через элемент ИЛИ 13 триггер 7 устанавливаетс в единич ное состо ние. Устройство готово к приему следующей последовательности. Блок 4 пам ти может быть выполнен, в частности, в виде блока посто нной пам ти.

Claims

Формула изобретени

Ассоциативное запоминающее устройство , содержащее блок пам ти,, счетчик адреса, блок сравнени , первый элемент И, первый триггер, первый элемент ИЛИ и дешифратор признака конца последовательности, причем адресные входы блока пам ти соединены с выходами разр дов счетчика адреса, выходы блока пам ти соединены с входами первой группы блока сравнени , выход Не равно которого соединен с первым входом первого элемента И выход которого соединен с входом установки в О первого триггера, вход установки в 1 которого соединен с выходом первого элемента ИЛИ, первый вход которого соединен с выходом дешифратора признака конца пос ледовательности, второй вход элемента ИЛИ вл етс входом начальной установки устройства, отличающеес тем, что, с целью повышени быстродействи , в него введены второй, третий и четвертьш элементы И, второй, третий и четвертый эле

мечты ИЛИ, второй триггер, входной регистр, элемент задержки, элемент НЕ и группа элементов И, первые входы которых соединены с выходами блока пам ти, выходы элементов И группы вл ютс информационными выходами устройства, первые вх.оды второго и четвертого элементов ИЛИ соединены

Q с входом начальной установки устройства , входы второй группы блока сравнени и входы дешифратора признака конца последовательности соединены поразр дно с выходами входного ре5 гистра, информационные вхо.ды которого вл ютс информационными входами , устройства, вход приема входного регистра и вход элемента задержки объединены и вл ютс входом синхрони0 зации устройства, выход элемента задержки соединен с вторым входом первого и первым входом второго элементов И, второй вход второго элемента И соединен с выходом Равно бло5 ка сравнени , выход первого элемента И соединен с вторым входом четвертого элемента ИЛИ, выход которого соединен с входом сброса счетчика адреса, счетньш вход которого соеди0 нен с вькодом третьего элемента ИЛИ, выход переноса счетчика адреса соединен с вторым входом второго элемента ИЛИ, вьгход дешифратора признака конца последовательности соединен с первым входом третьего элемента И, второй вход которого и первый вход третьего элемента ИЛИ соединен с выходом второго элемента И, третий вход которого соединен с выходом перQ вого триггера, выход третьего элемента И соединен с входом установки в 1 второго триггера, вход установки в О которого соединен с выходом второго элемента ИЛИ, выход второго триггера соединен с первым входом четвертого элемента И, вторыми входами элементов И группы и с входом элемента НЕ, выход которого вл етс выходом окончани циклов работы устройства , второй вход четвертого эле ме нта И вл етс тактовым входом устройства , выход четвертого элемента И. соединен с вторым входом третьег о элемента ИЛИ.

5

5