SU1432752A1 - Распределитель импульсов - Google Patents
Распределитель импульсов Download PDFInfo
- Publication number
- SU1432752A1 SU1432752A1 SU864050389A SU4050389A SU1432752A1 SU 1432752 A1 SU1432752 A1 SU 1432752A1 SU 864050389 A SU864050389 A SU 864050389A SU 4050389 A SU4050389 A SU 4050389A SU 1432752 A1 SU1432752 A1 SU 1432752A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- decoder
- outputs
- distributor
- input
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение может быть использовано в переключающих устройствах, предназначенных дл последовательной выцачи управл юпшх сигналов по каналом . по замкнутому циклу.Цель изобретени - расширение области применени - достигаетс путем получени дополнительных выходов, сигнал на которых не совпадает по времени с сигналами основных вьтходов, при одновременном упрощении . Дл этого в устройство,содержащее соединенные по следовательно первые двоично-дес тичный счетчик 1 и дешифратор 2 и вторые.счетчик 3 и дешифратор 4, элемент И 14, входные тактовые шины 15 и выходные шины 16, дополнительно введены с третьего по одиннадцатый дешифраторы 5-13. При этом счетчик 1 и соединенный с ним последовательно дешифратор 2 образу ют вспомогательный распределитель импульсов . На выходах этого распределител формируютс серии управЛ ю- щих импульсов, обеспечивающих последовательное по вление сигналов на выходах устройста. 1 ил. (Л
Description
4
оо ю ч
ел
N;)
16
Изобретение относитс к импульсной технике и может быть использовано в переключаюцих устройствах, служащих дл последовательной выдачи управл ющих сигналов по каналам по замкнутому циклу,
Цель изобретени - расширение области применени путем получени до- :полнительных выходов, сигнал на ко- |торых не совпадает по времени с сигна- 1лами основных выходов, при одновре- |менном упрощении,
I На чертеже представлена принци- 1 пиальна схема распределител . I Распределитель импульсов содер- 1ЖИТ соединенные последовательно пер- 1вые двоично-дес тичный счетчик 1 и дешифратор 2 и вт.орые счетчик 3 и дешифратор 4, дополнительные с тре- тьего по одиннадцатый дешифраторы 5 - 13, элемент И 14, входные такто- ;вые тины 15 и выходные: шины 16. : Входные тактовые шины 15 соеди- ;нены с входами элемента И 14 и с со- :ответствующими сметными входами счет- :чика 3. Счетные входы двоично-дес тичного счетчика 1 соединены с соответствующими выходами переполнени счетчика 3, Выход элемента И 14 сое динен со стробирующим входом дешифратора 2. Информационные входы дополнительных дешифраторов 5-13 соединены с выходами второго счетчика 3, Выходы дешифраторов 4-13 соединены с |выходными шинами 16. Выходы первого дешифратора 2 соединены соответствен но: нулевой - со стробирующим входом второго дешифратора 4, с первого по ; дев тый .- со стробирующими входами дополнительных дешифраторов 5-13.
Распределитель импульсов работает следующим образом.
В исходном состо нии счетчика 1 и 3 .могут находитс в произвольном ( состо нии. На входных тактовых шинах 15 присутствует сигнал Лог,1, на выходе элемента И 14 присутствует также сигнал Лог.1, Следовательно, на всех выходах первого дешифратора 2 присутствует сигнал Лог.1 , поэ- тому на всех выходах дешифраторов 4 13приутствует также сигнал Лог.1 т.е. на всех вьгходах 16 распредели-., тел импульсов в исходном состо нии присутствует сигнал Лог.3.
При поступлении икпульсов частоты на одной из тактовых входных шин 15 первой же паузе на выходе элемента И
14по вл етс сигнал Лог.О, кото0
0 5
5 0
5
рый поступает на стробирующий вход дешифратора 2. В этом же паузе в зависимости от исходного состо ни двоично-дес тичного счетчика 1 на одном из выходов дешифратора 2 по вл етс сигнал Лог.О, которьй поступает на стробирующий вход одного из дешифраторов 4 - 13.
Предположим, что исходные состо ни счетчиков 1 и 3 нулевые, а импульсы частоты поступают на шину 15 Дл пр мого счета. Тогда сигнал Лог.О по вл етс на нулевых вьпсо- дах дешифратора 2 и дешифратора 4, С по влением уровн Лог. входной шине 15 (первьй входной импульс) - счетчик 3 измен ет свое состо ние. В этот же момент времени на выходе элемента 15 формируетс уровень Лог.1, который обеспечивает блокировку дешифратора 2 и на всех его выходах присутствует сигнал Лог,1. Следова- тельно, на стробирующем входе дешифратора 4 по вл етс уровень Лог.1, которьй обеспечивает его блокировку, и на всех его выходах присутствуют сигналы Лог,1.
Таким образом, в момент переключени счетчика 3 -информационные входы дешифратора 4 блокируютс сигналом Лог.1 с нулевого выхода дешифратора 2, После окончани первого входного импульса на выходе элемента И 14 снова по вл етс сигнал Лог, О,который поступает на стробирую- щий вход дешифратора 2. Так как счетчик 1 своего состо ни не измен ет, сигнал Лог.О формируетс снова на нулевом выходе дешифратора 2. По этому сигналу происходит дешифраци кода счетчика 3, т.е. на первом выходе дешифратора 4 по вл етс сигнал Лог,О. С поступлением следующего импульса этот процесс повтор етс , т.е. счетчик 1 находитс в прежнем состо нии, а счетчик 3 снова измен ет свое состо ние.
Таким образом, на нулевом выходе дешифратора 2 формируетс управл ющей сигнал, который обеспечивает дешифрацию кода счетчика 3 дешифратором 4. С поступлением шестнадцатого импульса по тактовой шине -счетчик 3 снова принимает значение нулевого кода, а на нулевом выходе дешифратора 2 заканчиваетс формирование серии управ- л юпщх импульсов дл дешифратора 4. На выходе переполнени лл пр мого
счета счетчика 3 формируетс импульс который обеспечивает изменение кода на выходе счетчика 1, что, в свою очередь, обеспечивает формирование серии управл ющих импульсов на первом выходе дешифратора 2. Количество этих импульсов также равно шестнадцати . Они обеспечивают последовательное по вление сигналов на выходах дешифратора 5.
С поступлением шестнадцатого пульса по.входной тактовой шине дл этого цикла работы распределител импульсов счетчик f 1 снова измен ет свое состо ние, что обеспечивает формирование серии управл ющих импульсов на следующем выходе дешифратора 2, которые обеспечивают последовательное по вление сигналов на выходах дешиф- раторов.
Таким образом, с поступлением шестнадцатого импульса по входной тактовой шине дл этого и последующих циклов работы распределител импульсов на выходах счетчика 1 измен етс код,который определ ет соответ- ствующий выход дешифратора 2, на 1котором формируетс сери управл ющих импульсов. Эти серии обеспечивают последовательное по вление сигналов на выходах соответствующих дешифраторов 4 - 13. Счетчик 1 и соединенный последовательно с ним дешифратор 2 представл ют-собой вспомогательный распределитель импульсов, на выходах которого формируютс серии управл ющих импульсов, обеспечивающие последовательное по вление сигналов на выходах распределител ,,
В режиме обратного счета на соответствующих выходах вспогательного распределител импульсов также формируютс серии стробируюш 1х импульсов.
0
5
0
5
0
5
0
Claims (1)
- которые обеспечивают последовательное по вление сигналов на выходах распределител в обратной последовательности . Такой режим обеспечиваетс подачей тактовых импульсов на входной шине распределител дл обратного счета и формированием импульсов пере-, полнени на выходе счетчика 3 дл обратного счета, которые обеспечивают ежим обратного счета счетчика 1, Формула изобретениРаспределитель импульсов, содержащий соединенные последовательно первые счетчик и дешифратор, соединенные последовательно вторые счетчик и дешифратор,выходы которого соединены с соответствующими выходными щи- нами распределител , элемент И, один вход которого соединен с первой входной тактовой шиной распределител , отличающийс тем,.что, с целью расширени области применени при одновременном упрощении, в него введены дополнительно с третьего по одинадцатый дешифраторы,выходы кото- рых соединены с соответствующими дополнительными вьпсодными шинами, информационные входы введенных дешифраторов соединены с выходами второго счетчика, счетные входы которого соединены с соответствующими входньми тактовыми шинами, втора тактова шина соединена с вторым входом элемента И, выход которого соединен со стробирующим входом первого дешифратора , вькоды которого соединены с соответствующими стробирующими входами с второго по одиннадцатьй дишифрато- ров, при этом счетные входы первого счетчика соединены с соответствующими выходами переполнени второго счетчи - ка.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864050389A SU1432752A1 (ru) | 1986-04-07 | 1986-04-07 | Распределитель импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864050389A SU1432752A1 (ru) | 1986-04-07 | 1986-04-07 | Распределитель импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1432752A1 true SU1432752A1 (ru) | 1988-10-23 |
Family
ID=21231355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864050389A SU1432752A1 (ru) | 1986-04-07 | 1986-04-07 | Распределитель импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1432752A1 (ru) |
-
1986
- 1986-04-07 SU SU864050389A patent/SU1432752A1/ru active
Non-Patent Citations (1)
Title |
---|
Тарабрин Б.В. Справочник по интегральным схемам. М., 1981, с. 746, рис. 5-255. Авторское свидетельсво СССР № 1127093, кл. Н 03 К 17/62, 1983. .(54) РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1053189A (ru) | ||
SU1432752A1 (ru) | Распределитель импульсов | |
GB1056550A (en) | Electronics pulse generating systems | |
SU921094A1 (ru) | Дес тичный счетчик | |
SU1100721A1 (ru) | Устройство задержки пр моугольных импульсов | |
SU1566503A1 (ru) | Цифровой частотный детектор | |
SU604149A1 (ru) | Преобразователь кода во временной интервал | |
SU439925A1 (ru) | Делитель частоты | |
SU1531215A1 (ru) | Счетчик импульсов в максимальных кодах Фибоначчи | |
SU921095A1 (ru) | Делитель частоты | |
SU365039A1 (ru) | Дешифратор кодовых интервалов времени | |
RU1817241C (ru) | Счетчик импульсов | |
SU1213525A1 (ru) | Формирователь длительности импульсов | |
SU756632A1 (ru) | Преобразователь двоичного кода во временной интервал 1 | |
SU957436A1 (ru) | Счетное устройство | |
SU976503A1 (ru) | Перестраиваемый делитель частоты | |
SU518870A1 (ru) | Делитель частоты | |
SU903860A1 (ru) | Устройство дл сравнени чисел | |
SU855531A1 (ru) | Цифровой фазовращатель | |
SU641658A1 (ru) | Многопрограмный делитель частоты | |
SU1172004A1 (ru) | Управл емый делитель частоты | |
SU1056467A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU1166294A1 (ru) | Распределитель | |
SU809258A1 (ru) | Устройство дл счета импульсов | |
SU930626A1 (ru) | Устройство дл задержки импульсов |